|
실험 결과 및 분석
2. 비고 및 고찰
3. 설계 및 고찰
수동소자만을 이용하여도 전압 이득을 얻을 수 있다. <그림 18.5>의 회로와 같이 구성하여 입력 전원의 주파수가 2[]일 때 5의 이득을 얻을 수 있는 회로를 구성하려한다. 여기에 필요한 커패
|
|
|
변화하였기 때문이다. KCL과 KVL법칙이 주파수가 변하여도 성립한다는 것은 알 수 있었다. 하지만 정확히 어떤 역할을 하며 영향을 주는지 알 수는 없었다. 1. 실험과정 및 실험결과
2. 실험결과 분석
3. 실험 결론
|
|
|
실험 2에서는 이 점에 대해서 더욱 면밀하고 단계적으로 그 과정을 살펴볼 수 있었다. Ⅰ. 실험목적
Ⅱ. 실험 1
1. 실험 도구 및 장비
2. PSpice 모의실험
3. 실습 및 결과
Ⅲ. 실험 2
1. 실험 도구 및 장비
2. PSpice 모의실험
3. 실습 및 결
|
|
|
회로실험 P.44~49
데이터 시트 검색엔진 https://www.alldatasheet.co.kr/ 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개
3. PSpice 시뮬레이션
3-1 시뮬레이션 준비물
3-2 시뮬레이션 과정
3-3 시뮬레이션 결과
4. 실험
4-1 실
|
|
|
|
파형의 주파수를 결정하라.
주파수, ① f = 1/T = 5.23kHz, ② f = 1/T = 3.89kHz, ③ f = 1/T = 1.692kHz 실험 31. 발진기 회로
(1) 목적
(2) 실험장비
(3) 이론
(4) pspice 시뮬레이션
실험 31. 발진기 회로
- 실험 결과 -
- 분석 및 고찰 -
|
|
|
JFET에 연결된 외부회로가 동작 영역을 결정한다. 이 실험에서는 JFET의 주어진 회로 규격들에 부합하여 선형 영역에서 동작하도록 바이어스 한다. 실험에 관련된 이론 1
실험회로 및 시뮬레이션 결과 1
실험방법 및 유의사항 5
참고문헌 5
|
|
|
측정할 수 있기 때문이다.
6. 참고문헌
- 기초전자실험 with PSpice
P.261-271 1. 실험 목표
2. 관련이론
2-1 기초 이론
3. PSpice 시뮬레이션
3-1 PSpice 시뮬레이션 회로
3-2 PSpice 시뮬레이션 결과
4. 느낀점
5. 유의사항
6. 참고문헌
|
|
|
실험8
논리회로 간소화
실험 목표
사용 부품
이론 요약
실험순서
실험8보고서
실험목표:
결과 및 결론:
평가 및 복습문제
▶고찰
|
|
|
실험에서는 공통 이미터 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험에서 확인하고자 한다. 1.실험개요
2. 실험 기자재 및 부품
3. 배경 이론
4. 실험 절자 및 Pspice simulation
|
|
|
회로도
시뮬레이션 결과
실험7) JK Flip-Flop 플립플롭을 이용한 비동기 카운터와 MUX를 설계하고, S1,S0의 입력에 따른 출력 파형(Y)을 오실로스코프를 사용하여 측정하시오.
회로도
시뮬레이션 결과 1. 실험목표
2. 관련이론
3. 데이터 시트
4
|
|
메뉴펼치기
