|
JK 플립플롭 소자로서, 여태까지의 소자와 다르게, 입력이 Q와K 두 개가 각각 13번과 3번 핀인 것이 특징이며, 적정 입력 전압은 약 2볼트, 적정 출력 전압은 약 2.5~ 3.5 볼트를 보인다.
4. PSpice 시뮬레이션 회로도 및 결과
실험1) 4-to-1 MUX를 구성하
|
- 페이지 19페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
, Y의 입력상태에 따라 출력 D0~D3를 아래표에 작성하시오.
회로도
이론값
Input
Output
SELECT
Data
D3
D2
D1
D0
S1
S0
Y
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
0
0
0
0
1
0
1
0
1
0
0
1
1
0
0
0
0
0
1
1
1
1
0
0
0
실제 실험 결과
Input
Output
SELECT
Data
D3
D2
D1
D0
S1
S0
|
- 페이지 15페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털회로실험및설계 예비 보고서 #3
( JK Flip-Flop 실험, D, T Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① D 플립플롭의 회로 구성과 동작을 실험한다.
② JK 플립플롭의 회로 구성과 동작을 실험한다.
③ T 플립플롭의 회로
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
이번 실험으로 끝나는게 아니라 실제로 많이 쓰이고 중요한 만큼, 기억소자라는 것을 활용해 다른 회로도 꾸며볼 수 있는 연습을 해보면 좋을 것 같다. 디지털 공학 실험
4장 각종 Latch와 Flip-Flop
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
- 페이지 3페이지
- 가격 2,300원
- 등록일 2014.03.16
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
1이 반복되는 상태가 됩니다. 이 상태가 부정상태인데, 이러한 상태가 발생되는 입력이 금지입력입니다.
(5) 실험 5와 실험 6에서 level trigger와 edge trigger 동작의 차이점을 설명하라. 또, D latch와 D flip-flop과의 차이점은?
⇒ 실험 5에서는 level trigg
|
- 페이지 14페이지
- 가격 1,500원
- 등록일 2021.09.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|