|
A-F
구간사이에 걸리는 전압을 측정하여 기록한다.
5) 직병렬 회로 설계
- 아래와 같이 직병렬 회로에 10V의 전압이 공급되었을 때 약 5mA의 전류가
흐르도록 4개의 저항기를 이용하여 그 값을 기록한다.
- 사용되어진 저항기 4개를 표에 기록한다
|
|
|
- 각 저항에 인가된 전압을 측정하고, 회로에 흐르는 전류를 측정한다.
- 측정값들을 표8-1에 기록한다.
3) 직병렬 저항회로의 소비전력 계산
- 그림8-4과 같은 회로를 기판에 구성한다.
- 전원을 켜고 출력은 5V로 조정한다.
- 각 저항에 인가된 전
|
|
|
양단에는 항상 일정한 제너 전압 VZ가 유지 된다는 점이다. Vz는 1.8 ~ 수백[V]이고, 전력소비는 500mW ~ 50W이다.
제너다이오드의 기호는 옆의 그림과 같다.
Pspice simulation
Pspice로 회로는 그려봤는데 시뮬레이션은 어떻게 하는지 모르겠습니다.
|
|
|
5. 중첩 원리
6. Thevenin / Norton 회로와 DC 전원장치
설계문제 계산값, pspice값을 계산 비교 및 증명 5. 중첩 원리
6. Thevenin / Norton 회로와 DC 전원장치
|
|
|
값과 같아지도록 만든다.
- 이때 오른쪽 전ㄹ계에 의해 측정된 부하
전류을 표14-4의 등가회로 1.2k행에 기록한다. 나머지 두 저항에 대해서도 각각의 과 을 측정하여 표14-4에 기록한다. 1. 실험목적
2. 실험 준비물
3. 실험이론
4. 실험순서
|
|
|
회로도는 프로그램 테이블대로 프로그램 한 결과이다.
<표>프로그램 테이블
2. 실험계획
□이론 조사햇던 것을 토대로 하여서 실험 하겠다.
□PLD라는 것이 아직 확실하게 이해가 가지 않는다. DLD를 안들은것과는 상관은 없는거
같은데,
|
|
|
전압과 측정저항
값을 이용하여를 계산하여
기록한다. 계산된 와 를
이용하여 을 계산하고 기록한다.
- 그림13-5회로에서 을 1kΩ으로
교체한 후 C1에서 C9까지의 실험을
반복하여 표13-4에 기록한다.
역시 을 3.3kΩ으로 교체한 후
C1에서 C9까지
|
|
|
D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용될 수 있다. 그리고 F/F는 어떻게 조합하느냐에 따라 다양한 기능을 수행할 수 있다. 1. 목 적
2. 실험 준비물
3. 설계실습 계획서
* 래치와 플립플롭 이론
|
|
|
나타나지 않았다.
C1이 단락 됐을 때는 위에 고찰에서 다뤘듯이 D1이 도통되어 일반적인 정류기 회로 파형을 나타내게 된다. 충, 방전 역할을 제대로 못하게 되고 최대전압도 줄 것이다. 1. 설계 목적
2. 관련 이론
3. 설계 내용
4. 연구과제
|
|
|
회로를 지나는 전류값의 합은 전체 전류값이 된다.
IT = I1 + I2 + I3 + ..... IN
그리고 저항을 통과하는 전류는 단순히 옴의 법칙에 의해 결정되어 진다. 1. 실험 목적
2. 실험 도구
3. 이론
(1) 저항의 직렬연결
(2) 저항의 병렬연결
|
|
메뉴펼치기
