|
이론값과 일치하는가를 확인해 본다. 오차가 있다면 그 이유는 무엇 때문일까?
⑧ 특정한 주파수에서 저항양단의 전압이 커지는 물리적 이유는 무엇인가? 설명해보라. 회로전류에 대한 공명곡선은 전압에 대한 공명곡선과 어떤 차이가 있는
|
|
|
) 브릿지 정류기 회로
전파 정류 회로의 일종으로, 다이오드 4개를 브리지 모양으로 접속하여 정류하는 회로로 중간 탭이 있는 트랜스를 사용하지 않아도 되고 거의 2배의 높은 피크 출력전압을 내므로 많이 사용된다.
Pspice Simulation
1) 반파 정
|
|
|
된다. 위상도 다음과 같이 나타났다.
4) 실험4 Slew rate 측정
slew rate 회로도
시뮬레이션 결과
분석 : 슬루율은 다음의 식인 가 나타난 것을 확인할 수 있었다. 이것은 주어진 값인 0.63V/us와 크지않은 오차가 나타난 것이라고 판단되었다.
|
|
|
낮을 때는 아래의 정류기를 통해 전류가 출력단자로 전달된다. 두 경우 C-D에 흐르는 전류의 방향은 같다. 그림 4는 전파정류회로의 출력 전류값을 보여준다. 180도의 위상차를 가진 반파의 맥류가 합쳐져 전파의 맥류를 형성하게 된다. 출력단
|
|
|
회로였으므로 차단주파수 fc = 1/2πfC로 15915Hz였다. 여기서는 (표 55-2)주파수가 커지면 커패시터에 걸리는 출력전압이 점점 낮아졌다. 입력에 대한 출력의 비 역시 낮아졌다.
이것으로 회로에서 고주파수에 대부분의 전압이 걸리는 것을 알 수있
|
|
|
회로(RLC 회로)
그림과 같이 교류전압 를 저항이 , 인덕턴스가 , 전기용량이 인 직렬회로에 가하는 경우를 생각해보자. 이 회로에서 ,, 각각에 걸리는 전압 , , 는 다음과 같다.
(25.3)
(25.4)
(25.5)
따라서 회로에 걸리는 총 교류전압 는
(25.6)
이 된다.
|
|
|
이용하며 부품이 한쪽으로만 치우치지 않도록 구성한다.
(5)회로가 완성되어 동작시킨다. 뒤 부품과 연 결선은 제자리에 모아둘 것.
7. 실험방법 및 구상
※전압계와 전류계는 전압과 전류를 측정할 때 회로에 가급적 영향을 적게 주도록 설계
|
|
|
에 DMM의 단자를 달아서 가변저항을 측정한다. (임계: 진동이 될 듯 말 듯한 경계상황)
3.6 RLC 직렬회로에서 scope의 CH1에 입력전압을 가하고 CH2에 걸리는 전압을 가하여 두 파형을 동시에 측정하는 연결도를 그려서 제출하라.
FG의 출력전압과 저
|
|
|
이론
4. 캐스코드 증폭기 회로 해석
에서는 가 없는 공통 이미터 회로로 볼 수 있고, 전압이득 ≒ 1이며
전압 은 와 반대의 극성을 갖는다.
에서는 가 없는 공통 베이스 회로로 볼 수 있고, 전압이득은 반전되지 않으므로
전체 전압 이득은
※
|
|
|
회로는 매우 작다. 가장 간단한 방법은 들어오는 ASK 신호를 정류하고, 필터링하는 방법이다. 필터의 출력은 원래 데이터보다 완만한 형태이고, 수신부의 디지털 회로에 사용되기에는 부적합하다. 이를 극복하기 위해서는 필터의 출력이 전압
|
|
메뉴펼치기
