|
결핍층
4. 전위장벽, 바이어스
5. 순방향 바이어스
6. 역방향 바이어스
7. 다이오드 방정식
8. 다이오드 등가회로
9. 정류
10. 반파 정류기
11. 전파 정류기
12. 브리지 정류기
13. 정류필터
14. 맥동률
실험 방법
회로도
시뮬레이션 결과
|
|
|
등가회로 측정값과 비교를 하면 차이가 미미하고 거의 같으므로 노튼의 정리가 성립되는 것을 알 수 있습니다. 광전자디스플레이공학과
결과레포트
<노튼의 정리>
1. 목적
2. 이론
3. 실험 내용
4. 결과
5. 결과에 대한 고찰과 나의 견
|
|
|
등가회로의 등가저항 값인 237.5 부근에서 최대의 전력이 부하저항에 걸려야 하는데 두 그래프 모두에서 전력에 관한 곡선이 약 240 정도에서 최대값을 보이고 있다. Norton등가회로와 Thevenin 등가회로는 상호변환으로 등가를 만들 수 있는데 이
|
|
|
회로를 테브난 회로로 바꾸고 이를 다시 노턴 회로 즉 정전류와 이에 병렬 연결 된 전원(내부)저항으로 이루어진 등가회로로 변환하여 부하전류를 구하는 계산법이다.
개반 된 두 단자 a, b로부터 임의의 회로망을 들여단 본 머드미턴스가 , 두
|
|
|
회로 (f),(g)를 구성하고 그 각각에 대해서 절차(1)을 반복하여 표2에 기록한다.
(4)7404 NOT 게이트, 7408 AND 게이트, 7432 OR 게이트를 이용하여 XOR 등가회로 (h)를 구성하고 절차 (1)을 반복하여 표3에 기록한다.
(5)7400 NAND 게이트를 이용하여 XOR 등가회
|
|
|
회로에서 최대 전력 전달의 정의에 대해서 실험을 통해서 공부해보았다.
평소 회로를 해석하고 이해하는데 있어서 조금 복잡한 회로는 테브난의 정리를 이용하여 테브난의 등가회로로 변환하여 회로를 해석하는데 가장 유용한 도구로 많이
|
|
|
과가 도출됨을 예측할 수 있다.
단락핀이 없는 상태의 Za 를 위의 수식을 이용하여 단락핀이 R=0.65 의 위치에 있을때의 으로 변환하기 ()
(1) (2)
Zo=50 =1, Zo=430
(5) 결 론
이번 연구에서는 PIFA의 동작원리를 분석하기 위하여 T-match 등가회로를 이용하
|
|
|
등가회로 전부 값은 일치하지만 계산과정이 테브난의 정리가 더 간단하고 쉽다. 따라서 테브난의 정리가 더 효율성이 높다고 볼 수 있다.(4) 아래 회로의 브리지 회로에 대해 테브난 등가회로를 구하라, 여기서 사용되는 전원 및 저항은 각각
|
|
|
등가전압 VTh와 식 (7) 테브닌 등가저항을 대입한다.
결론적으로 실제회로를 대상으로 부하저항에 흐르는 전류 IL을 계산한 식 (5)와 테브닌 등가로 변환하고 부하에 흐르는 전류로 구한 식 (9)의 Ieq는 같다는 것을 확인할 수 있다.
일치한다!!
한
|
|
|
회로를 간단히 만드는 정리입니다. 처음에 있었던 실험과는 달리 실험내용도 무난하였고 회로도 설계도 크게 어렵지 않아 쉽게 Thevenin-Norton 정리를 증명할 수 있었습니다.
Thevenin 등가회로와 Norton 등가회로 사이도 서로 변환이 가능한데 그 변
|
|
메뉴펼치기
