ClockAndDataRecovery

고급 검색 X

	IT종합설계보고서ClockAndDataRecovery프로젝트CDRproject4-2PspicePD 1. PLL은 10G까지 동작하지만 데이터 복구가 되지 않는 경우의 회로 2. 데이터 복구는 되지만 1.43G~9.52G까지 동작하는 경우의 회로 3. 데이터 복구가 되며 1.8G~10G까지 동작하는 경우의 회로 - (상세한 구조+값) (추가실험) PD교체 시 1.33G~8.81 홍익대 IT종합설계, 4학년2학기 보고서, IT종합설계보고서ClockAndDataRecovery프로젝트CDRproject4-2PspicePD,	페이지 7페이지 가격 1,800원 등록일 2019.01.25 파일종류 압축파일 참고문헌 없음 최근 2주 판매 이력 없음
	Design of a ‘InGaAsP Multi Quantum Wells Laser Diode’ and ‘10Gbps clock and d... CDSCD = 0 +CDSCB = 0 ETA0 = 0.0149129 ETAB = -0.0393037 +DSUB = 0.6926077 PCLM = 0.745365 PDIBLC1 = 0.0828768 +PDIBLC2 = 0.01 PDIBLCB = -0.1 DROUT = 0.5456368 +PSCBE1 = 7.99105E10 PSCBE2 = 9.220276E-7 PVAG = 0 +DELTA = 0.01 RSH = 6.7 MOBMOD = 1 +PRT = 0 UTE = -1.5 KT1 = -0.11 +KT1L = 0 KT2 = 0.022 U Design of a ‘InGaAsP Multi Quantum Wells Laser Dio LD, 논문 LaserDiode, Design of a ‘InGaAsP Multi Quantum Wells Laser Diode’ and ‘10Gbps clock and data recovery’ circuit,	페이지 35페이지 가격 4,000원 등록일 2019.01.25 파일종류 한글(hwp) 참고문헌 있음 최근 2주 판매 이력 없음