|
Current Steering 회로와 Differential Amplifier 설계
1. 목적
NMOS를 이용하여 Current-Steering 회로와 Differential Amplifier를 설계한다.
3. 설계실습 계획서
3.1.1 Curren-steering 회로설계
1) VDD = VCC = 10V 일때, 출력 전류(I)가 1mA가 되도록 <그림 10.1>과 같은 전류원
|
|
|
: 1개
저항 : 가변저항 1MΩ 2개, 100kΩ 2개, 10 kΩ 2개
3. 설계실습 계획서
3.1 Current-Steeing 회로 설계
3.1.1 V_DD=V_CC=10V일 때, 출력 전압 ( I )가 1mA가 되도록 <그림 10.1>과 같은 전류원을 설계하라. 이 때 MOSFET M_1, M_2로는 2N7000을 사용한다.
|
|
|
4. 설계실습 내용 및 분석
4.1 설계실습계획서의 3.1.1에서 설계한 <그림 10.1> 회로를 구현하고, M_1과 M_2 각각의 drain current, gate-source voltage, drain-source voltage를 각각 측정하라.
M_1과 M_2의 동작영역은?
- DMM을 통하여 설계한 회로에서 직접
|
|
|
회로는 주어진 시간상 다루기에 어렵다고 판단하여 마지막단인 differential pair의 증폭률을 극대화시키기 위해 Opamp를 이용하여 신호를 손실 없이 전달하고, 두 채널 입력 신호의 위상을 반대(180°)가 되도록 하는 회로로 변경하였다.
마지막 단
|
|
|
1. 실험 개요
- 차동 증폭 회로(differential amplifier)는 출력이 단일한 단일 증폭 회로(singe-ended amplifier)에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스(bypass) 및 커플링(coupling) 커패시터를 사용하지 않고도 증폭 회로를 바이어싱하거나 다
|
|
 |
회로
KA4558 (Dual Operational Amplifier)
그림 46. 4558 데이터 시트
5.2 Clean Boost - 클린 부스트
그림 47. Clean Boost 전체 회로
5.3 Fuzz - 퍼즈
그림 48. Fuzz 전체 회로
5.4 Delay - 딜레이
그림 49. Delay 전체 회로
PT2399 (Single Chip Echo Processor IC)
그림 50. PT2399 PIN 배
|
|
 |
og 회로설계 수업을 수강하며 HSPICE tool을 이용해 Amplifier와 CMOS layout을 설계했습니다. 실습 초기엔 설계 tool이 익숙지 않아 어려움을 겪었습니다. 회로 전체를 파악하기보다는 MOSFET 소자 하나하나에 집중해서 왜곡의 원인을 분석해나갔습니다.
|
|
 |
회로가 필요한지, 어떤 부분이 유의미한 결과인지 끊임없이 고찰하였습니다. 예를 들어 Full custom design으로 SRAM 설계를 진행할 때 Read의 오차를 해결하지 못했었는데, 앞선 방법을 사용하며 Sense Amplifier를 추가하는 등 회로를 점진적으로 수정
|
|
메뉴펼치기
