|
회로를 구성하는 과정에서 구성요소가 되는 전선에도 자체저항이 있기 때문이다. 모든 신호에서 회로가 크고 복잡한 회로는 보다 큰 오차가 생기게 되는데 입력되는 점에서 출력되어 나오는 곳까지의 거리가 길로 많은 과정을 거쳐가게 된다
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2010.01.15
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
수식들을 알게되었다. 그리고, 직류 전류이득에 대해서 자세하게 알게 되었고, 전자회로 이론 수업시간에서 현재 배우고 있는 내용이라 더 흥미롭게 조사하였다. 멀티심을 통해 여러 가지를 실험을 하다보니 자연스럽게 트랜지스터를 배우는
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2016.05.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로의 이득으로 정의한다.
Gain=A/B (수식 1)
주파수가 변화함에 따라 이득 값과 입력 정현파와 출력 정현파의 위상 차가 변화한다. 즉, 주파수 응답은 주파수에 따라 변화하는 이득 값과 위상 값을 그래프로 나타낸 것이다. 회로의 입력 신호
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2022.06.23
- 파일종류 워드(doc)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
위의 회로는 저항과 축전기, inductor가 직렬로 연결된 RLC 회로이다. 이 회로의 미분방정식에 수식 1을 대입하여 i(t)를 소거하면 수식 2와 같은 2차 미분 방정식을 얻을 수 있다.
i(t)=C dv/dt (수식 1)
(수식 2)
전달 함수는 출력 값을 입력 값으로 나
|
- 페이지 8페이지
- 가격 2,000원
- 등록일 2022.06.23
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로) (용량형 회로)
유도기의 경우 전류가 퍼텐셜보다 90° 뒤쳐진다.
위의 RLC회로에 KVL을 적용하면 수식 1을 얻을 수 있다.
Ri(t)+L (di(t))/dt+v(t)=e(t) (수식 1) 이때 축전기에 흐르는 전류는 수식 2와 같이 나타낼 수 있기 때문에 수식 2를 수식 2
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2022.06.22
- 파일종류 워드(doc)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|