|
해 x에서 111 값이 출력될 수 있으므로 주의해야 한다.
when others => x<="000"; -- 취급하지 않는 조합의 입력에 대해 “000”을 출력
end case;
else x<="000"; -- en이 1이 아닌 경우 “000”을 출력
end if;
end process;
end encoder_be_arc;
3-2) Test Bench
library IEEE;
|
|
|
디지털회로실험및설계 예비 보고서 #8
( Encoder, Decoder 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① 인코더의 회로 구성과 동작을 실험한다.
② 디코더의 회로 구성과 동작을 실험한다.
2. 관련이론
인코더는 여러 개의 입력 중에
|
|
|
디지털회로실험및설계 결과 보고서 #8
( Encoder, Decoder 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 회로도
2. 실험결과 및 이론분석
실험 (1) 1.회로의 초기값에 대하여 알아보고 그 이유를 설명하시오.
2. 74LS148의 입력에 따라 FND의 출력을 확인
|
|
|
여 아래와 같은 회로를 구성한다
C.D0, D1, D2, D3에 다음과 같이 값을 입력한다.
D. Analysis setup 에서 “Transient…”에서 “Transient…”을 클릭하여 Print Step은 20ns Final Time을 1us로 설정한다.
E. “Transient…”를 체크한다.
F. Simulate을 실행한다.
3.실험
|
|
|
Encoder
- Decoder
- Multiplexer
- 7-Segement
5. Simulation
실험1) 4 to 1 MUX
실험2)Dip S/W 0~9 입력에 따른 7-segment LED
실험3) Encoder 설계
실험4) Decoder 설계
6.Experimental Results
실험 1~4
A. Data
B. Discussion
7. Analysis
8. Conclusion
9. Re
|
|
 |
설계
4장. 3절. 1 Verilog encoder
<표4-1. Verilog encoder>
module hamm_enc(in,out,reset);
input [7:0] in;
output [11:0] out;
input reset;
reg [11:0] out;
integer i, j;
always@(in or reset) begin
if(reset)
out = 0;
else begin
i=0; j=0;
while((i<11)||(j<7)) begin
while(i==0||i==1||i==3||i==
|
|
메뉴펼치기
