|
$6, 4096($0)
0000000000000000000100
000000
0000
H
H
※ Branch 명령어에 의해 lw $6, 8192($0) 은 실행되지 않는다.
- Direct mapped cache 시뮬레이션 결과
- 4-way set associative cache 시뮬레이션 결과 ■ testA.dat
■ testB.dat
■ testC.dat
|
|
|
Computer)
2) RISC(Reduced Instruction Set Computer)
3) SIMD(Single Instruction Multiple Data)
Ⅳ. CPU(중앙처리장치)의 속도 향상 기술
1. Bit / Bus
2. 클럭(Clock, MHZ)
3. 캐시 크기
4. 다중 명령 처리
5. 병렬처리
Ⅴ. 인텔계열 CPU(중앙처리장치)의 발전사
1. 8086
|
|
|
Cache)
3) 레벨 2 캐시(Level 2 Cache)
5. FPU(Float Processing Unit)
Ⅳ. CPU(중앙처리장치)의 종류
1. 처리 용량에 따른 구분
1) 8비트
2) 16비트
3) 32비트
4) 64비트
2. 처리 방식에 따른 구분
1) CISC(Complex Instruction Set Computer)
2) RISC(Reduced Instruction Set
|
|
|
Computer System Architecture - M. Moris Mano chapter2 연습문제 풀이
|
|
|
Computer System Architecture - M. Moris Mano chapter4 연습문제 풀이 없음
|
|
 |
Computer-Aided Building Design, Applied Science Publishers, London, (1975).
15. 길성호.「建築디자인 槪念의 變化와 認知的 接近에 관한 硏究」. 『대한건축학회 논문집』.1994. 12.
16. 이효원.「루이스 칸의 건축개념체계」.『대한건축학회 논문집』. 1998. 8.
17.
|
|
|
컴퓨터구조, 네트워크"
[8]유시룡(1997), " MPEG 시스템", 大英社
[9]유헉, "응용 프로그램과 상호 협조하는 멀티미디어 스케줄링"
[10]인천대학교 정보통신공학과 네트워크 연구실(2005), "OPNET 9.1, Computer Networks- A Systems Approach 3rd Ed, Lab Manual " Ⅰ
|
|
 |
4) 인사(HR) 분야 지원자의 이력서
5) 컴퓨터 프로그래머 지원자의 이력서
6) 다분야 경험자의 이력서
7) 연대기식 이력서(Chronological Resume)의 예시1
8) 연대기식 이력서(Chronological Resume)의 예시2
9) 비서직 지원자의 이력서
|
|
 |
4) 인사(HR) 분야 지원자의 이력서
5) 컴퓨터 프로그래머 지원자의 이력서
6) 다분야 경험자의 이력서
7) 연대기식 이력서(Chronological Resume)의 예시1
8) 연대기식 이력서(Chronological Resume)의 예시2
9) 비서직 지원자의 이력서
|
|
메뉴펼치기
