|
카운터 IC는 어떤 유형인가: SW출력, 1242, 또는 NBCD?
6. 실험 7의 파형패턴에 관하여 문제 5를 반복하시오.
7. 4bit-Synchronous counter를 설계하여 회로도와 파형으로 나타내시오. (simulation)
6. 필요한 결과
Clock
+5
0
1. FF 1 Q
+5
0
1. FF 2 Q
+5
0
그림 9-4
Clock
+5
|
|
|
Counter IC인 7490과 BCD to 7-segment Decorderd인 7447을 이용하여 7-segment에 표시하는 27진 카운터를 설계하고 계수 결과를 확인한다.
2.목적
비동기식 N진 카운터를 이용하여 IC의 사용방법을 알고
카운터설계를 바탕으로 7447 7490 7-segment 의 기능을 이해한
|
|
|
Counter를 설계하는 실험인데, 여기서 우린 N을 16으로 정하여, 16진 카운터를 설계하기로 하고 실험을 진행하였다. 앞서 실험3의 Discussion에서 언급하였듯이74LS161칩 자체가 16진 카운터의 기능을 가지고 있으므로 우리는 16진 카운터를 구성하기위
|
|
|
카운터 설계 결과 먼저 일의 자리 수를 0~9까지 표시를 하고 10이 되었을 때 십의자리로 가산을 시켜주는 회로를 구성하고 24가 되었을 때 리셋 되는 회로를 구성하였다.
십의자리는 0~2까지 표시를 하고 일의자리에서 0~9까지, 일의자리가 10이
|
|
|
카운터만이 아니라 100진, 더 나아가, n진 카운터를 설계함에 있어서 중요한 요소로 자리 잡을 것이다. 그리고 JK Filp-Flop을 이용하여 카운터를 설계할 수 있음을 알 수 있었다. 9검출 회로와 같이 JK Filp-Flop을 이용하여 n진 카운터를 만들 수 있을
|
|
메뉴펼치기
