|
)의 전원전압과 같아진다.
Vi < Vref : 출력전압은 음(-)의 전원전압과 같아진다.
3. 실험결과 예상
(1)입력에 +13V를 입력하였을 때 발광 다이오드의 상태
- 비교기는 기준 신호전압과 입력 신호전압를 비교하여 그 차를 연산증폭으로 출력하는
|
|
|
결정된다. 루프이득은 이다.
비반전 증폭기와는 달리 반전 증폭기의 입력 임피던스는 입력요소 에 의하여 간단하게 되며, 비반전 증폭회로의 입력 임피던스보다 훨씬 적게 될 수 있다. 앞에서와 같이 회로의 출력 임피던스는 OP-Amp 고유의 출
|
|
|
1. 실험제목:
Operational Amplifier (Basic Circuit)
2. 실험목적:.
OP-amp의 특성과 동작 원리에 대해 살펴보고, 이를 이용하여 Add circuit,
Subtract circuit, Instrumentation amplifier를 설계해 본다
3. 실험장치:
- Function generator, Oscilloscope
- Breadboard, Jumping
|
|
|
OP-Amp를 이용한 연산 회로를 구성하여 실험해 보았다.
전기 시스템에 익숙하지 않아서일 수도 있겠지만, 회로의 다른 구성을 통하여 전기적인 사칙연산이 가능하다는 사실이 놀랍고 신기하게 느껴졌다. 물론, 이론값과 측정값이 약간의 오차
|
|
|
1. 실험제목:
Operational Amplifier (Basic Circuit)
2. 실험목적:.
OP-amp의 특성과 동작 원리에 대해 살펴보고, 이를 이용하여 Add circuit,
Subtract circuit, Instrumentation amplifier를 설계해 본다
3. 실험장치:
- Function generator, Oscilloscope
- Breadboa
|
|
메뉴펼치기
