|
따른 여러 가지 출력전압을 알아보진 못했다. 물론 저항비에 따라 입력전압이 알맞게 증폭된 출력전압을 나타남을 확인하였지만, 더 다양한 실험은 하지 못했다. 반전증폭기에서는 입력전압보다 작은 출력전압이 나타나지만 비반전증폭기에
|
|
|
비반전 증폭기의 차이점
※ 반전 증폭기와 비반전 증폭기는 모두 연산 증폭기(Op-amp)를 사용하여 입력 신호를 증폭하는 회로이지만, 입력 신호와 출력 신호의 위상 관계와 이득 계산 방식에서 차이가 있다.
① 입력 신호와 출력 신호의 위상 관
|
|
|
비반전 증폭기에서는 100 Hz부근이 대역폭이라고 추론해 본다. 그리고 주파수가 100 KHz처럼 너무 커지면 출력전압 값이 아주 작아진다는 것 또한 알 수 있었다.
이번 실험은 시간이 오래 걸린 만큼 OP-AMP 사용법에 대해 좀 더 많이 생각하게 되었
|
|
|
회로소자들의 연결에서 미세한 저항과 Bread Board의 자체저항 또한 저항값은 정확하지 않은 미세한 차이에서도 오차가 생긴 듯 보였다. 그리고 우리가 실험하면서 미처 생각지 못한 오차가 있었을 것이다. 이번 실험은 정확한 지식을 기반으로
|
|
|
피던스로 바뀌어 주거나, 전류소비가 많은 부하인 경우 전류증폭 등에 사용됩니다.
입력과 출력이 같다. => 전압이득이 1임.
입력을 변화시켜 비교해 보았으나 같은 결과가 나왔음.
▣ 고찰
이번 실험은 Voltage Follower (Voltage buffer)의 특성을
|
|
메뉴펼치기
