|
<Quartus II 사용법 및 Verilog HDL 4bit adder>
1. 실험 제목 : Verilog HDL을 이용한 가산기 설계
2. 실험 목적
- Verilog HDL 언어를 학습한다.
- QuartusII 프로그램의 사용법을 익힌다.
- HBE-ComboII 실습장비의 사용법을 익힌다.
<Verilog HDL>
Ver
|
- 페이지 12페이지
- 가격 6,300원
- 등록일 2015.08.25
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Quartus II web edition의 사용방법을 간단하게 소개.
Definition of VHDL
- VHDL is an international IEEE standard specification language for describing digital hardware used by industry worldwide.
VHDL is an acronym for VHSIC( Very High Speed Integrated Circuit) Hardware Description Language.
|
- 페이지 56페이지
- 가격 3,000원
- 등록일 2006.09.25
- 파일종류 피피티(ppt)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Design Automation
컴퓨터 기술의 발달
처리 속도, 저장 용량, GUI의 성능 향상
집적회로 설계 기술의 발달
설계 기술의 축적, 설계 도구의 발달
설계자의 작업 및 결정을 대신하고 검증을 지원.
Definition of VHDL
VHDL is an international IEEE standard
|
- 페이지 54페이지
- 가격 3,000원
- 등록일 2006.11.27
- 파일종류 피피티(ppt)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Simulator : Modelsim ALTERA
Synthesis Tool : ALTERA Quartus II
EVM B/D : DE2-115 Board
===============================
Clock 모드로 시작(최초 시간은 12:00:00)
동작 모드는 7 segment에 표시: CL(Clock), AL(Alarm), ST(Stop Watch)
Blinking LED는 시계가 가고있거나, Stop Watch가 Run 중
|
- 페이지 20페이지
- 가격 5,000원
- 등록일 2019.08.28
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
V 간격의 등전위선을 모눈종이에 그린다.
3. 이 등전위선들을 이용하여 전기장을 그린다. I. 디지털 멀티미터(Digital muti-meter) 사용법
사 용 법
II 등전위선 그리기
1. 실험 목적
2. 실험 기구
3. 예비 질문
실험시 주의사항:
4. 실험 방법
|
- 페이지 5페이지
- 가격 8,400원
- 등록일 2015.05.21
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|