|
Pspice Simulation
1) BJT와 R로 구성된 회로(Inverter)
<회로 1> Pspice로 구현(VI=0V) simulation 결과 Vo=5v
<회로 1> Pspice로 구현(VI=5V) simulation 결과 Vo≒0V
2) BJT와 R로 구성된 회로(Nor-gate)
<회로 2> Pspice에 구현 (VI1=VI2=0V)
simulation 결과 Vo=5v
<회로 2&
|
|
|
결과 REPORT
BJT바이어스 특성 및 회로
목 차
1. 실험 목적
2. 실험 장비
1.계측기
2.부품
3. 이론
4. 실험 내용 및 결과
1. 달링턴 이미터 폴로어 회로
2. 달링턴 회로 입출력 임피던스
3. 캐스코드 증폭기
5. 결론
6. 토의 및 고찰
1. 실험 목적: 달링턴
|
|
|
aver.com/PostView.nhn?blogId=710hsy&logNo=220292546488&parentCategoryNo=&categoryNo=39&viewDate=&isShowPopularPosts=false&from=postView
http://terms.naver.com/entry.nhn?docId=596158&cid=614&categoryId=614
http://cad.knu.ac.kr/micro/bjt/ceamp.html 제목
실험 목적
실험 장비
이론(PSpice 포함)
|
|
|
부하 작용을 한다. 바이어스 전류의 크기는 저항 RB의 조절을 통해 변경할 수 있다. 그리고 차동 신호는 종속 신호원을 사용하여 두 입력 단자에 대칭적으로 인가되어 있다. 18장 BJT 차동증폭기 pspice, 오실로스코프 파형 및 고찰
|
|
|
BJT
1)* PSPICE 결과
* 저항 결정 요인:
=> 저항 값을 결정함에 있어 R1 = 10, R2 = 100k, R3 = 1k으로 결정한 이유는 먼저 R1의 경우 10이라는 비교적 작은 저항을 사용한 것은 Emitter쪽으로 흐르는 전류에 의한 전압 강하 양을 최대한 줄이기 위함이다. 이
|
|
메뉴펼치기
