예비_BJT 공통 이미터 증폭기 회로

소개글

예비_BJT 공통 이미터 증폭기 회로에 대한 보고서 자료입니다.

목차

(1) NPN BJT 소신호 증폭기의 종류를 설명하시오.
(2) NPN BJT 소신호 증폭기의 등가회로에 대해서 설명하고, 등가회로에 사용되는파라미터들의 정의를 설명하시오
3 Pre-Lab(예비실험): 실험 절차
4 Pre-Lab(예비실험): 검토 및 느낀점

본문내용

한 증폭도 변화와 바이어스 변화에 대한 출력 파형의 변화를 해석 애플릿을 통해 관측할 수 있다. 부하 저항 RL이 증가하면 증폭도가 증가하여 출력 파형의 진폭도 증가한다. 바이어스 저항 R2가 증가하면 트랜지스터의 동작점은 포화 영역쪽으로 이동하고 감소하면 차단 영역쪽으로 이동한다. 이러한 동작점의 변화로 증폭도의 증감과 출력 파형에 왜곡이 수반된다.
- 공통 컬렉터 증폭기
전원의 양극이 C3에 의해 영 볼트의 선로에 연결되어 있다. 신호(ac)입장에서는 양쪽 선로는 결합되어 있다.
그리고 컬렉터는 입력과 출력에 공통이다.
컬렉터 전압은 베이스 전압을 그대로 따라간다고 해서 \"베이스 플로워\"라고 한다.
전류 이득은 Ie/ Ib으로 계산하며 일반적으로 50으로 꽤 높다.
전압 이득은 단지 1이다. 왜냐면 undecoupled 이미티이기 때문이다.
입력임피던스는 일반적으로 500k로서 높다. 이 회로를 동작시키기 위해 낮은 전원이 요구된다.
출력임피던스는 일반적으로 20 옴으로 낮다.
출력 신호는 입력을 그대로 따라가며, 반전되지 않는다.
이 회로는 종종 낮은 임피던스 회로에 높은 임피던스 회로를 연결시킬 때 사용된다.
(2) NPN BJT 소신호 증폭기의 등가회로에 대해서 설명하고, 등가회로에 사용되는
파라미터들의 정의를 설명하시오.
트랜지스터 회로를 h파라미터를 써서 나타낸 그림과 같은 등가 회로. h파라미터의 값은 접지 방식에 따라 다르므로 첨자로서 베이스 접지에서는 b, 이미터 접지에서는 e, 컬렉터 접지에서는 c를 붙여서 구별한다. h파라미터는 측정이 용이하고, 트랜지스터의 카탈로그에 기재되어 있으므로 이 등가 회로에 의해 회로를 설계하면 편리하다.
파라미터의 정의 -
트랜지스터의 특성을 나타내기 위한 상수를 표시하는 방법 중에서 가장 대표적인 것이다.
(3) NPN BJT 소신호 공통 이미터 증폭기 회로를 그려서 설명하고 전압이득, 입력
임피던스, 출력 임피던스를 구하시오.
- 전압이득
CE증폭기의 전압이득 는 입력 신호전압에 대한 출력 신호전압의 비이다. 출력 전압은 컬렉터에서 측정되고 입력전압은 베이스에서 측정된다. 베이스-이미터 접합이 순방향 바이어스 되므로 이미터에서의 신호전압은 베이스에서의 신호전압과 대략 같다.
따라서 Vb=Ve가 되어, 전압이득은 Av=-Vc/Ve=-IcRc/IeRe 이다.
Ic≒Ie이므로 전압이득을 AC이미터 저항 값에 대한 AC컬렉터 저항 값의 바로 줄일 수 있다.
- 입력 및 출력 임피던스
공통 이미터 증폭기의 회로도에서 입력 측은 베이스, 출력 측은 컬렉터가 신호를 담당한다. BJT 증폭기는 입력 임피던스는 클수록, 출력 임피던스는 작을수록 좋다.
여기서, 입력 임피던스란 신호원의 저항제외하고 연결된 총 저항을 의미하고, 출력 임피던스는 부하저항을 제외하고 출력단에 연결된 총 저항을 의미한다.
1) 이상적인 입력 임피던스는 무한대이다.
2) 이상적인 출력 임피던스는 0이다.
3) 입출력 임피던스는 Ix를 측정하여 Rin=Vx/Ix 로 구한다.
4) 입력 임피던스를 측정할 때, 출력단은 개방되어 있고, 출력 임피던스를 측정할 때, 입력 전압원은 단락, 입력 전류원은 개방되어 있음에 유의해야 한다.
전압이득
CE증폭기의 전압이득 는 입력 신호전압에 대한 출력 신호전압의 비이다. 출력 전압은 컬렉터에서 측정되고 입력전압은 베이스에서 측정된다. 베이스-이미터 접합이 순방향 바이어스 되므로 이미터에서의 신호전압은 베이스에서의 신호전압과 대략 같다.
따라서 Vb=Ve가 되어, 전압이득은 Av=-Vc/Ve=-IcRc/IeRe 이다.
Ic≒Ie이므로 전압이득을 AC이미터 저항 값에 대한 AC컬렉터 저항 값의 바로 줄일 수 있다.
■ 모의실험회로 1-1 : NPN BJT 공통 이미터 증폭기 회로
- 모의실험 결과 그래프 및 표 :
이론(계산)값
시뮬레이션 값
31
31.086
4.75V
4.742
5mA
5.068
■ 모의실험회로 1-2 : NPN BJT 공통 이미터 증폭기 회로
- 모의실험 결과 그래프 및 표 :
이론(계산)값
시뮬레이션 값
40
39.968
3.3V
3.327
6.5mA
6.512
- 모의실험 결과 그래프 및 표 :
■ 모의실험회로 2 : 공통 이미터 증폭기 회로
- 모의실험 결과 그래프 및 표 :
100Ω일때/ 10kΩ일때 / 1MΩ일때
RL
전압이득
100
199.6 mV
163.6mV
0.819
10k
1.659V
8.311
1M
1.821V
9.123
■ 모의실험회로 2 : 공통 이미터 증폭기 회로
- 모의실험 결과 그래프 및 표 :
■ 모의실험회로 2 : 공통 이미터 증폭기 회로
- 모의실험 결과 그래프 및 표 :
회로
전압이득
그림 C2 제거
199.2mV
412.533mV
2.07
Re1 단락
4.635V
23.2
100Ω일때 엑셀 그래프
10KΩ일때 엑셀 그래프
1MΩ일때 엑셀 그래프
C-2 제거 엑셀 그래프
Re1을 단락시킨 회로의 엑셀 그래프
3 Pre-Lab(예비실험): 실험 절차
①ELVIS II를 연결 후 저항값과 캐패시터 값을 DMM으로 측정한다.
②NPN BJT 소신호 공통 이미터 측정기 회로의 바이어스 회로들을 구성하고 , 값을 측정한다.
③공통 이미터 증폭기 회로의 RL 값을 100옴, 10k옴, 1M옴으로 바꾸어 가며 파형을 측정한다.
④이미터 증폭기 회로에 캐패시터2값을 제거후 측정, 100옴 제거 후의 파형을 측정한다.
4 Pre-Lab(예비실험): 검토 및 느낀점
예비실험 간 이미터 증폭기 회로의 종류가 많고 어떻게 동작하는 지 어느정도 이해할 수 있었다.
출력 그래프 범위가 맞지않아 파형이 한눈에 보이도록 설정하였다. 마지막 실험에서 저번에 교수님이
말씀해 주신 것 처럼 찌그러져 나오는 현상이 발생하였다. 이번 실험은 회로 결선 같은 부분에서는 그다
지 어렵지 않았지만 몇 가지 결과들에 다소 의문이 생기는 부분이 있었다. RE1 제거 후 단락 회로 같은 경우에
도 파형이 전체적으로 약간 하강하는 부분이 있는가 하면 다른 회로들도 마치 리플이 역방향으로 생긴듯한 그
런 파형이 나타났다.
실험간 Vpp값을 인지하지 못하여 100mV로 실험하였다.

키워드

멀티심,   전자회로실험,   전자회로설계,   회로,   예비보고서