목차
1. 실험 결과
2. 비고 및 고찰
2. 비고 및 고찰
본문내용
현상이 관찰되었다. 시뮬레이션값과 실제 실험값의 오차가 거의 없다고 할 수 있다.
2. 비고 및 고찰
이번 실험은 MOSFET 공통 소스 증폭기 주파수 특성을 알아보는 실험이었다. 이 중에서 우리는 전류 소스를 부하로 사용한 능동 부하 MOSFET 공통 소스 증폭기에 대한 실험이었다. 저항을 부하로 사용하는 공통 소스 증폭기도 있지만, 우리는 전류 소스를 부하로 사용한 증폭기에 대한 실험만 임하였다.
- 실험 순서 1)은 공통 소스 증폭기 회로를 구성하는 것이었다. 회로를 구성한 후 값을 측정하였는데, 이론 상 이 값은 약 30uA정도가 나와야하며, 실험에서도 이와 비슷한 37.35uA가 나온 것을 확인할 수 있다. 약간의 오차가 발생한 것은 서로 정합되지 않은 MOSFET을 이용하여 회로를 구성하였기 때문이라고 생각한다.
- 실험 순서 2)는 DC 전압과 관련된 실험이었는데, 이는 동작점을 찾기 위한 실험이었다고 생각할 수 있다. DC 전압이 약 2.8V일 때 출력 전압이 2.5V가 나왔으며, 이 때 저항 에 걸리는 전압 또한 약 2.5V 정도가 나왔으며, 이를 이용하여 저항에 흐르는 전류 를 계산해보면 약 25uA가 나온다는 것을 확인할 수 있다. 이 전류와 동작점에서의 전류는 서로 비슷해야하는 데, 실제 동작점에서의 전류 값이 약 35uA가 나온 것을 보면 약 10uA정도의 오차는 있지만, 서로 정합되지 않은 MOSFET을 이용했다는 점을 감안하면 충분히 허용되는 오차범위라고 생각한다.
- 실험 순서 3)은 소신호 증폭과 관련된 실험이다. 출력 전압 파형의 peak-to-peak 값이 2V가 되는 소신호 입력을 확인해보는 실험이다. 먼저 DC 전압의 실험 순서 2)에서 얻은 값으로 계속해서 인가하며, 이 때 삼각파인 소신호 입력을 인가해 출력 전압이 2V가 되도록 하는 실험이었다. 시뮬레이션과는 달리 더 작은 값이 20mV에서 출력 전압이 2V가 되었다는 것을 확인할 수 있다. 이를 통해 소신호 이득을 계산해보면 100이 나온다는 것도 확인할 수 있다. 입-출력 파형을 통해 이 증폭기는 반전 증폭기라는 것도 확인할 수 있다.
- 실험 순서 4)는 대신호 출력 한계에 대한 실험이다. 이는 일정 크기 이상의 전압을 인가했을 때 출력에서 클리핑 현상이 발생하는 것을 알아보는 실험이다. 시뮬레이션과 비슷한 값으로서 약 100mV의 파형을 인가했을 때, 클리핑 현상이 발생했다는 것을 확인할 수 있다.
2. 비고 및 고찰
이번 실험은 MOSFET 공통 소스 증폭기 주파수 특성을 알아보는 실험이었다. 이 중에서 우리는 전류 소스를 부하로 사용한 능동 부하 MOSFET 공통 소스 증폭기에 대한 실험이었다. 저항을 부하로 사용하는 공통 소스 증폭기도 있지만, 우리는 전류 소스를 부하로 사용한 증폭기에 대한 실험만 임하였다.
- 실험 순서 1)은 공통 소스 증폭기 회로를 구성하는 것이었다. 회로를 구성한 후 값을 측정하였는데, 이론 상 이 값은 약 30uA정도가 나와야하며, 실험에서도 이와 비슷한 37.35uA가 나온 것을 확인할 수 있다. 약간의 오차가 발생한 것은 서로 정합되지 않은 MOSFET을 이용하여 회로를 구성하였기 때문이라고 생각한다.
- 실험 순서 2)는 DC 전압과 관련된 실험이었는데, 이는 동작점을 찾기 위한 실험이었다고 생각할 수 있다. DC 전압이 약 2.8V일 때 출력 전압이 2.5V가 나왔으며, 이 때 저항 에 걸리는 전압 또한 약 2.5V 정도가 나왔으며, 이를 이용하여 저항에 흐르는 전류 를 계산해보면 약 25uA가 나온다는 것을 확인할 수 있다. 이 전류와 동작점에서의 전류는 서로 비슷해야하는 데, 실제 동작점에서의 전류 값이 약 35uA가 나온 것을 보면 약 10uA정도의 오차는 있지만, 서로 정합되지 않은 MOSFET을 이용했다는 점을 감안하면 충분히 허용되는 오차범위라고 생각한다.
- 실험 순서 3)은 소신호 증폭과 관련된 실험이다. 출력 전압 파형의 peak-to-peak 값이 2V가 되는 소신호 입력을 확인해보는 실험이다. 먼저 DC 전압의 실험 순서 2)에서 얻은 값으로 계속해서 인가하며, 이 때 삼각파인 소신호 입력을 인가해 출력 전압이 2V가 되도록 하는 실험이었다. 시뮬레이션과는 달리 더 작은 값이 20mV에서 출력 전압이 2V가 되었다는 것을 확인할 수 있다. 이를 통해 소신호 이득을 계산해보면 100이 나온다는 것도 확인할 수 있다. 입-출력 파형을 통해 이 증폭기는 반전 증폭기라는 것도 확인할 수 있다.
- 실험 순서 4)는 대신호 출력 한계에 대한 실험이다. 이는 일정 크기 이상의 전압을 인가했을 때 출력에서 클리핑 현상이 발생하는 것을 알아보는 실험이다. 시뮬레이션과 비슷한 값으로서 약 100mV의 파형을 인가했을 때, 클리핑 현상이 발생했다는 것을 확인할 수 있다.
추천자료
- 전자회로 실험 실습기
- 전자오르간[전자회로 실험 텀프로젝트]
- [전자회로실험] 이미터팔로워 실험
- [전자회로실험] 전압레귤레이션
- 전자회로 실험(김동식 저) - 1장 다이오드 특성 및 반파 정류회로 실험
- 전자회로 실험 리포트
- 전자회로 실험 JFET특성
- [전자회로실험] 종속접속 증폭기, 오디오 증폭기 발표자료입니다.
- [전자회로실험] 이미터 접지 바이어스와 증폭도 발표자료입니다.
- [전자회로실험] 접합형 전계효과 트랜지스터 발표자료입니다.
- [전자회로 실험 1] (결과) DIODE 2 - Bridge회로를 구성하고 동작원리를 이해, Transformer를...
- [전자회로 기초 실험] 중첩의 원리 : 중첩의 원리를 실험적으로 확인한다.
- [전자회로 실험] 반파정류기와 전파정류기의 출력파형을 관찰하고 측정
- 전자회로 설계 및 실험 - 다이오드 특성
소개글