기본소자와 응용소자

소개글

기본소자와 응용소자에 대한 보고서 자료입니다.

본문내용

sive-OR) 게이트는 논리의 \"둘 중 하나\"라는 식으로 동작한다. 즉, 두 개의 입력중 하나가 \"참\"이면 출력도 \"참\"이 된다. 그러나, 두 개의 입력 모두가 \"거짓\"이거나 또는 두 개의 입력 모두가 \"참\"이라면 출력은 \"거짓\"이 된다. 이러한 회로를 관찰하는 다른 방법으로는, 두 개의 입력들이 서로 다르면 출력은 1이 되고, 두 개의 입력이 서로 같으면 출력은 0이 된다고 생각해도 된다.
△ XOR 게이트의 기호
△ XOR 게이트의 진리표
입력1
입력2
출력
A
B
AB\'+A\'B
0
0
0
1
0
1
0
1
1
1
1
0
△ XOR 게이트의 출력에 대한 불 대수식은 F=xy\'+x\'y 이다.
□ XNOR 게이트
XNOR(또는 ENOR) 게이트는 2개의 단자 입력이 서로 같을 때만 출력이 1이 된다는 의미에서 동치회로란 용어를 사용하게 되었다. 일반적인 다입력 XNOR 게이트는 0인 입력의 개수가 짝수개일 때 출력이 1이 되므로, 우함수(Even Function)라고 한다
△ XNOR 게이트의 기호
△ XNOR 게이트의 진리표
입력1
입력2
출력
A
B
A\'B\'+AB
0
0
1
1
0
0
0
1
0
1
1
1
△ XNOR 게이트의 출력에 대한 불 대수식은 F=x\'y\'+xy 이다.
F = x ⊙ y = x\'y\' + xy
□ 3- state Buffer(74LS125, 74LS126)
3 상태 버퍼는 3개의 단자가 있다. 입력측과 출력측을 연결하는냐, 아니면 연결하지 않는냐 하는 단자인 Control 단자가 결정한다. Control 단자가 High이면 입력을 출력으로 연결시키고, LOW이면 입력을 출력으로 연결하지 않는다. 이 프로젝트에서는 이 3상태 버퍼를 많이 활용하였다.
□ wired Logic
대부분의 집적회로에서 NAND 또는 NOR 게이트들을 볼 수 있으며, 실질적으로 NAND와 NOR 게이트만의 논리 설계는 매우 중요하다. 어떤 경우에는 NAND 또는 NOR 게이트가 출력이 2이상 선으로 연결되어 wired-logic을 형성한다. TTL의 경우 open 컬렉터 NAND 게이트가 외부의 전원과 저항이 같이 연결되어 AND 연산을 수행하는데, 이것을 wired-AND 라고 한다.
2 개의 NAND 게이트로 수행되는 wired-AND는 게이트 중간에 연결점이 단지선의 연결 뿐으로 AND 역할을 수행한다. 즉 AND-OR-INVERT로서 동작한다
이와 비슷하게 그림과 같이 ECL게이트의 출력은 선으로만 연결해줌으로서 OR의 역할을 수행함으로, OR-AND-INVERT 로 동작한다
□ 논리 게이트의 핀 배치도
■ 조합회로
디지털 논리회로에는 조합회로(Combinational circuit)와 순차회로(sequential circuit)가 있다. 조합회로는 게이트들을 조합하여 만든 논리회로로서 입력에 따라 출력이 결정되며, 이 때 그 출력은 그 전 입력의 영향을 받지 않는다. 조합회로에서 논리 게이트들은 입력에서 신호를 받아 출력신호를 내보낸다. 순차회로는 기억요소(메모리)가 포함된 논리회로로서 그 출력이 현재의 입력과 그 전 출력 값에 따라 결정되는 회로이다. 즉 순차회로의 현재 입력에는 메모리의 그 전 출력이 포함되어 현재의 출력 값을 결정한다. 즉 회로의 동작이 내부 상태와 입력들의 시순차에 따라 결정된다.
□ 반가산기(Half Adder)
2개의 한 자리 2진수 즉, 피가수 A와 가수 B를 더할 때 출력 변수는 합(Sum)과 자리올림(Carry)으로 나타낸다.
입력1
입력2
출력1
출력1
A
B
S
C
0
0
0
0
1
0
1
0
0
1
1
0
1
1
0
1
위의 진리표에서 A, B는 입력이고 S, C는 출력이다.
진리표로부터 합 S와 자리올림 C는
반가산기의 논리도와 블럭도
□ 전가산기(Full Adder)
2개의 2진수 A, B가 2 비트 이상으로 구성되어 있을 때는 아래자리에서 윗자리로 자리올림 가 추가로 있으므로 3 비트의 가산기로 구성하여야 한다. 이것을 전가산기(Full Adder)라고 한다.이 때 출력은 합과 같고 자리 올림으로 나타낸다.
진리표에서 S는 입력 A, B, C중 홀수(奇數)개만 1일 때 출력이 1이 되므로 EOR 출력이다.
C는 카르노 맵으로 그리면 다음과 같다
입력1
입력2
입력3
출력1
출력1
A
B
C
S
C
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
(a) 간소화한 전가산기 회로 (b) 2개의 반가산기와 OR게이트로 실현
□ 병열가산기
여러개의 비트로 구성되어 있는 2개의 값을 가산하는 데 필요한 가산기를 병열 가산기라 한다.
인 2개의 4 비트 수를 더하는 경우
□ 멀티플렉서
Multiplexer(MUX)는 데이터 선택회로라고도 부르며, 여러 개의 입력 신호선(채널)중 하나를 선택하여 출력선(1개)과 연결하여 주는 조합 논리회로 이다. 이것은 로터리스위치와 비슷한 역할을 전자적으로 하는 것이다
입, 출력 단자 이외에 출력에 연결해 줄 입력을 선택하는 SELECT 단자가 있다.
SELECT가 n비트이면 2n개의 입력 중 하나를 선택할 수 있고, 이것을 간단히
라고 한다.
4×1 멀티플렉서는 선택선 s1,s0 값에 따라 I0~I3입력선 가운데 하나가 선택되어 Y출력으로 나오는 4×1 MUX 회로도 이다. 74150은 16×1 MUX이고, 74157은 2개의 4비트 입력 중 한쪽을 택하여 출력으로 내보낼 수 있는 Multiplexer이다.
3. 실험내용
(1) 그림과 같이 회로를 구성하고 주어진 조합대로 입력스위치를 설정하고 합(적색)과 캐리(녹색) 출력조건을 기록한다.
(2) NOT 게이트와 NAND 게이트를 이용하여 4*1 MUX를 설계하고 진리표를 작성한다.
4. 참고자료
1. 회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지털전자회로, 김기남 저, 네트웍텔레콤 정보기술원, 1998.2
5. 집적회로, 이영훈 저, 상학당, 2002.9
6. 전자회로, 최성재외 공저, 상학당, 2000.1

키워드

기본소자,   응용소자,   전자실험,   회로실험