vhdl 셀계를 이용한 디지털 논리 회로 3장연습문제

소개글

vhdl 셀계를 이용한 디지털 논리 회로 3장연습문제에 대한 보고서 자료입니다.

목차

3장 연습문제
[1]그림 p3.2에 있는 회로가 그림 p3.1의 그림과 기능적으로 등가임을 보여라.
[2]논리함수 f(X1X2X3X4)=m(0, 1, 2, 3, 6, 8, 9, 10)에 대해 CMOS 복합 게이트를 설계하라.
[3](a)VIH=4V , VOH=4.5V, VIL=1V ,VOL=0.3, VDD=5V 일 때 잡음여유 NHH 와 NML을 구하라.
[4]그림 3.66과 같은 형태의 그림을 이용하여 f (X1X2X3)=m(0, 1, 2, 4, 7)을 구현하기 위해 프로그램된 PLA 의 그림을 그려라. PLA 는 입력 X1X2X3 곱의항에 P 1 ..... P4 그리고 출력 f1 과 f2를 가져야한다.
[8]3.45 함수f (X1X2X3)=m(2, 3, 4, 6, 7)을 고려하라. 두 개의 2-입력 룩업 테이블(LUT)을 이용하여 이식을 어떻게 구현할수 있는지보여라. 그림3.39에서 보인바와 같이 가 LUT에 구현된 진리표를 나타내어라. FPGA에서 배선은 나타내기 않아도된다.

본문내용

회로를 구성하기 위해 몇 개의 트랜지스트가 필요한가?
=>옆의 회로을 표준형의 AND,OR.NOT 게이트로 그리면 아래 와 같다.그리고아래의 트랜지스트의개수는 모두18개이다.
3.10 논리함수 f(X1X2X3X4)=m(0, 1, 2, 3, 6, 8, 9, 10)에 대해 CMOS 복합 게이트를 설계하라.
f= X1X2X3X4+X1X2X3X4+X1X2X3X4+X1X2X3X4+X1X2X3X4+X1X2X3X4+X1X2X3X4+X1X2X3X4
= X1X2X4 + X1X3X4 + X1X2X4 + X1X2X3 +X1X2X3X4
= X1X3 + X1X3X4 + X1X2(X3 + X3X4 )
= X1(X3 + X3X4 ) + X1X2(X3 + X3X4 )
= X1(X3X4 ) + X1X2(X3X4) = X1X2X3 이다.이것을설계하면 다음과같다..그리고
f= X1+X2+X3 이다.
3.25 (a)VIH=4V , VOH=4.5V, VIL=1V ,VOL=0.3, VDD=5V 일 때 잡음여유 NHH 와 NML을 구하라.
NHH = 4.5 - 4 = 0.5
NML = 1 - 0.3 = 0.7
(b)NMOS 기술로 만들진 8-입력 NAND 게이트를고려하라. 만약 각 트랜지스터 양단의 전압 강하가 0.1V 라고 가정하면 VOL은 얼마인가? (a)로부터 다른 파라미터를 이용할 때 이에 해당하는NML 은얼마인가?
3.36그림 3.66과 같은 형태의 그림을 이용하여 f (X1X2X3)=m(0, 1, 2, 4, 7)을 구현하기 위해 프로그램된 PLA 의 그림을 그려라. PLA 는 입력 X1X2X3 곱의항에 P 1 ..... P4 그리고 출력 f1 과 f2를 가져야한다.
fm = X1X2X3 +X1X2X3 +X1X2X3 +X1X2X3 +X1X2X3
fM = (X1+X2+X3 )(X1+X2+X3 )(X1+X2+X3 )(X1+X2+X3 )(X1+X2+X3 )
3.45 함수f (X1X2X3)=m(2, 3, 4, 6, 7)을 고려하라. 두 개의 2-입력 룩업 테이블(LUT)을 이용하여 이식을 어떻게 구현할수 있는지보여라. 그림3.39에서 보인바와 같이 가 LUT에 구현된 진리표를 나타내어라. FPGA에서 배선은 나타내기 않아도된다.
f = X1X2X3 + X1X2X3 +X1X2X3 +X1X2X3 +X1X2X3
X1
X2
X3
f
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
0
1
1
0
1
1
1
1
1

키워드

진리표,   VHDL,   디지털 논리 회로,   멀티플렉스,   CMOS,   CMOS 설계