JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)

소개글

JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)에 대한 보고서 자료입니다.

목차

1. 목적

2. 이론
1)FET 장점
2)FET 단점
3)JFET 동작과 구조
4) JFET의 게이트-소스 전압의 변동
5) JFET 전달 특성
6) 접합 전계-효과 트랜지스터(JFET)

JFET 전류-전압 피스파이스 시뮬레이션

본문내용

평판과 그것의 양쪽 측면에 확산된 p형 영역들로 구성된다. 여기서 n영역은 채널이고, p영역들은 전기적으로 함께 접속되어 게이트를 형성한다. 소자동작은 게이트와 채널 사이의 pn접합을 역바이어스시키는 것에 기초를 두고 있다.
2) 물리적인 동작
JFET가 단순히
v_GS
가 작 작기 때문에, 채널은 거의 균일한 폭을 가질 것이다. 이제 우리는, 이 상황에서는, JFET가 단순히
v_GS
에 의해 그 값이 제어되는 저항처럼 동작한다는 것을 알 수 있을 것이다.
v_GS
를 마이너스 방향으로 계속 증가시키면, 공핍 영역이 채널 전체를 차지하는 어떤 값에 도달할 것이다. 이
v_GS
의 값에서는, 채널의 전하 캐리어들이 완전히 고갈되어, 채널이 사실상 없어질 것이다. 따라서 이
v_GS
의 값이 소자의 문턱 전압
V_t
이고, 이 문턱 전압은 n-채널 JFET인 경우 분명히 마이너스일 것이다.
3) 전류 전압 특성
I_DSS = KV_t^2 =KV_p^2
JFET 특성들은 MOSFET에 대해 사용했던 식들로 기술될 수 있다. 구체적으로,
V_t
를
V_p
로 명칭을 갈면, 우리는 다음과 같이 쓸 수 있을 것이다. 즉, n 채널 JFET는
v_GS <= V_P
일 때 차단된다. 여기서
V_P
는 마이너스이다. 소자를 도통시키려면, 다음 조건을 만족하는 게이트-소스간 전압
v_GS
와
V_P 프러스의 드레인-소스간 전압
v_DS
를 인가해야 한다.
v_DS <= v_GS -V_P
일 때, JFET는 트라이오드 영역에서 동작한다. 이 경우 드레인 전류는 다음 식으로 주어진다.
i_D = K [ 2(v_GS - V_P ) v_DS -v_DS^2 ]
위의 식을 변경하면,
i_D = I_DSS [ 2{(1- v_GS over V_P )} ({v_DS over -V_P} ) - ({v_DS over V_P )}^2 ]
한편,
v_DS >= v_GS - V_P
JFET는 포화 영역에서 동작한다. 이를 말로 표현하면, 다음과 같다. 즉, JFET가 핀치-오프 영역에서 동작하기 위해서는 드레인 전압이 게이트 전압보다 적어도
LEFT | V_P RIGHT |
만큼 더 커야 한다. 핀치=오프에서 동작할 때에는, 드레인 전류가 다음과 같이 주어진다.
i_D = I_DSS {(1- v_gs over V_P )}^2 (1+ lambda v_DS )
4) p=채널
p=채널 JFET의 전류-전압 특성식들은 n-채널 JFET의 그것들과 동일하다. 그러나 p-채널 JFET의 경우에는,
V_P
가 플러스,
0<=v_GS <= V_P
,
v_DS
가 마이너스, 와
V_A
가 마이너스, 그리고
i_D
전류가 드레인 단자로부터 흘러나온다. p-채널 JFET를 핀치-오프 영역에서 동작시키려면,
v_DS <= v_GS -V_P
이어야 한다. 이는, 드레인 전압이 게이트 전압보다 적어도
LEFT | V_P RIGHT |
만큼 더 낮아야 한다는 것을 의미한다.
JFET 시뮬레이션

키워드

전자회로,   JFET,   반도체,   FET,   JFET 특성