목차
1. 목적
2. 이론
3. 사용기기 및 부품정보
4. 실험과정 및 결과예측
5. 참고자료
2. 이론
3. 사용기기 및 부품정보
4. 실험과정 및 결과예측
5. 참고자료
본문내용
0
1
0
1
0
0
0
1
1
0
0
0
0
0
0
그림 6-12 전 가산기 회로
(3) 그림 6-13과 같은 회로를 결선하고 입력 A, B에 따른 출력 d와 b를 측정하여 표 6-7을 완성하여라.
A
B
d
b
1
1
0
0
1
0
1
0
0
1
1
1
0
0
0
0
그림 6-13 반 감산기 회로
(4) 그림 6-14와 같은 회로를 결선하고 입력변화에 따른 출력 과 을 측정하여 표 6-8을 완성하여라.
1
1
1
1
1
1
1
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
1
0
0
1
0
1
1
0
0
1
1
1
0
0
0
0
0
그림 6-14 전 감산기 회로
(5) 그림 6-15와 같은 2-bit 병렬 2진 가산기 회로를 결선하고 입력변화에 따른 출력 , , 을 측정하여 표 6-9를 완성하여라.
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
1
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
0
1
1
0
0
1
1
1
0
0
1
1
0
0
0
0
1
0
1
0
0
1
1
1
0
1
0
1
0
0
0
1
1
0
1
1
1
0
1
1
1
0
0
0
1
0
1
1
0
1
0
0
1
1
1
1
0
1
0
1
1
1
1
1
0
1
1
그림 6-15 2-bit 병렬 2진 가산기 회로
(6) 그림 6-16은 2의 보수를 이용한 2진 4-bit 전 감산기와 전 가산기를 나타내었다. 회로를 결선하고 , , , 와 , , , 의 변화에 따른 전 가산기 출력 , , , 및 와 전 감산기 출력 , , , 및 를 측정하여 표 6-10과 표 6-11을 완성하여라.
1
1
1
1
0
0
0
1
1
0
1
1
0
1
1
1
0
0
0
1
0
1
1
0
0
1
1
1
0
1
0
1
0
1
0
0
0
1
0
1
0
1
1
0
1
1
0
0
1
0
1
1
1
0
1
0
0
1
1
1
0
1
0
0
0
1
0
0
1
1
0
0
1
1
0
1
1
0
0
1
1
1
0
1
1
0
1
1
0
1
0
0
1
0
1
0
0
1
1
0
1
0
0
1
1
0
1
0
0
1
0
1
1
0
1
1
0
1
0
1
1
0
1
1
0
0
0
0
0
1
1
1
0
0
0
1
1
1
0
1
0
1
1
1
1
1
0
0
1
1
0
0
1
0
0
0
1
1
1
1
1
1
1
1
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
1
1
0
1
1
0
1
0
1
0
1
1
1
0
1
0
1
1
1
1
0
1
0
0
0
1
1
0
표 6-10 전 가산기표 표 6-11 전 감산기
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.125 ~ p.136
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.288 ~ p.293
④ http://blog.naver.com/jinaur?Redirect=Log&logNo=150009035765
1
0
1
0
0
0
1
1
0
0
0
0
0
0
그림 6-12 전 가산기 회로
(3) 그림 6-13과 같은 회로를 결선하고 입력 A, B에 따른 출력 d와 b를 측정하여 표 6-7을 완성하여라.
A
B
d
b
1
1
0
0
1
0
1
0
0
1
1
1
0
0
0
0
그림 6-13 반 감산기 회로
(4) 그림 6-14와 같은 회로를 결선하고 입력변화에 따른 출력 과 을 측정하여 표 6-8을 완성하여라.
1
1
1
1
1
1
1
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
1
0
0
1
0
1
1
0
0
1
1
1
0
0
0
0
0
그림 6-14 전 감산기 회로
(5) 그림 6-15와 같은 2-bit 병렬 2진 가산기 회로를 결선하고 입력변화에 따른 출력 , , 을 측정하여 표 6-9를 완성하여라.
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
1
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
0
1
1
0
0
1
1
1
0
0
1
1
0
0
0
0
1
0
1
0
0
1
1
1
0
1
0
1
0
0
0
1
1
0
1
1
1
0
1
1
1
0
0
0
1
0
1
1
0
1
0
0
1
1
1
1
0
1
0
1
1
1
1
1
0
1
1
그림 6-15 2-bit 병렬 2진 가산기 회로
(6) 그림 6-16은 2의 보수를 이용한 2진 4-bit 전 감산기와 전 가산기를 나타내었다. 회로를 결선하고 , , , 와 , , , 의 변화에 따른 전 가산기 출력 , , , 및 와 전 감산기 출력 , , , 및 를 측정하여 표 6-10과 표 6-11을 완성하여라.
1
1
1
1
0
0
0
1
1
0
1
1
0
1
1
1
0
0
0
1
0
1
1
0
0
1
1
1
0
1
0
1
0
1
0
0
0
1
0
1
0
1
1
0
1
1
0
0
1
0
1
1
1
0
1
0
0
1
1
1
0
1
0
0
0
1
0
0
1
1
0
0
1
1
0
1
1
0
0
1
1
1
0
1
1
0
1
1
0
1
0
0
1
0
1
0
0
1
1
0
1
0
0
1
1
0
1
0
0
1
0
1
1
0
1
1
0
1
0
1
1
0
1
1
0
0
0
0
0
1
1
1
0
0
0
1
1
1
0
1
0
1
1
1
1
1
0
0
1
1
0
0
1
0
0
0
1
1
1
1
1
1
1
1
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
1
1
0
1
1
0
1
0
1
0
1
1
1
0
1
0
1
1
1
1
0
1
0
0
0
1
1
0
표 6-10 전 가산기표 표 6-11 전 감산기
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.125 ~ p.136
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.288 ~ p.293
④ http://blog.naver.com/jinaur?Redirect=Log&logNo=150009035765
키워드
추천자료
- 교차로 신호등 디지털논리회로 설계
- 디지털_논리회로_요점정리
- 진실험설계의 기본논리와 장·단점을 설명하시오.
- [정책평가론] 진실험설계의 기본논리와 장단점을 설명하시오.
- 2010년 1학기 정책평가론 중간시험과제물 E형(준실험의 기본논리와 장단점)
- [논리회로실험] 실험5. Integrated-Circuit Timers 예비보고서
- [논리회로실험] 실험6. Bistable or flip-flop 예비보고서
- [논리회로실험] 실험10. 시프트 레지스터 및 링 카운터 예비보고서
- [논리회로실험]Basic Gates
- [전자회로실험] 다이오드 응용 회로 - 정류기, 리미터 결과보고서
- [디지털논리회로] 메모리의 종류와 동작
- [논리회로실험]부울대수의 간소화
- 디지털논리회로 - 고속 동작 곱셈기 설계
- [디지털논리회로 Digital Logic Design Project] Smart Traffic Light Controller 설계(STLC ...
소개글