목차
소신호 증폭기의 주파수 특성
Ⅰ목 적
Ⅱ이 론
(1) 저주파 응답 - BJT 증폭기
(2) 저주파 응답 - FET 증폭기
Ⅰ목 적
Ⅱ이 론
(1) 저주파 응답 - BJT 증폭기
(2) 저주파 응답 - FET 증폭기
본문내용
에 의한 차단주파수는 다음과 같이 결정된다.
f_L_E = 1 OVER { 2 R_e C_E }
그림 10은 그림 4의 회로를
C_E
에서 본 교류등가회로이다.
R_e
는 다음 식과 같이 결정되고
R_e = R_E ({R'_S} OVER + r_e )
여기서
R'_S = R_S R_1 R_2
이다. 전압이득에 대한
C_E
의 영향을 알아보기 위해서는 그림11에 있는 증폭회로의 이득을 계산해 보는 것이 가장 좋은 방법이다. 이 회로의 전압이득은 다음과 같다.
A_v = -R_C OVER {r_e + R_E}
[ 그림 9 ] [ 그림 10 교류등가회로 ]
[ 그림 11 ]
R_E
가 0인 경우에 최대이득이 되는 것은 분명하다. 저주파에서는 바이패스 케패시터
C_E
가 개방회로상태가 되므로 모든
R_E
가 위의 전압이득식에 나타나고 그 결과 전압이득은 최소가 된다. 주파수가 증가함에 따라 케패시터
C_E
의 리액턴스가 작아지므로 저항
R_E
가 효과적으로
C_E
에 의해 단락 될 때까지
R_E
와
C_E
의 병렬임피던스는 줄어든다. 그 결과 최대이득을 얻을 수 있고, 그 중간대역이득은
A_v = -R_C / r_e
로 된다.
f_L_E
에서의 이득은
R_E
가 단락 되었을 때의 값보다 3dB만큼 작을 것이다.
(2) 저주파 응답 - FET 증폭기
저주파영역에서 FET증폭기를 해석하는 것은 BJT증폭기의 저주파영역을 해석한 것과 매우 비슷하다. 그림 12를 사용하여 기본적인 관계식을 유도하지만, 그 과정과 결론은 대부분의 FET증폭기회로에 적용할 수 있다.
[ 그림 12 FET 증폭기 ]
C_G
소스와 농동소자 사이의 결합케패시터에서 본 교류등가회로가 그림 13이다.
C_G
에 의해 결정되는 차단주파수는
f_L_G = 1 OVER { 2 ( R_sig + R_i ) C_G }
이다. 그림 12의 회로에서
R_i = R_G
대개
R_G 》 R_sig
이고, 하위차단주파수는 주로
R_G
와
C_G
에 의해 결정된다.
f_L_G
의 차단주파수레벨을 유지하면서
R_G
가 매우 크다는 사실은 상대적으로
C_G
는 낮다는 것을 의미한다.
[ 그림 13
C_G
가 저주파응답에 미치는 영향을 결정하는 그림 ]
C_C
능동소자와 부하사이의 결합케패시터에서 본 등가회로가 그림 14이다. 차단주파수는
f_L_C = 1 OVER { 2 (R_O + R_L ) C_C }
그림 12의 회로에서
R_O = R_D r_d
[ 그림 14]
C_C
가 저주파 응답에 [ 그림 15 ]
미치는 영향을 결정하는 그림
C_S
소스케패시터
C_S
의 경우에 중요한 저항값이 그림 15에서 정의된다. 차단주파수는
f_L_S = 1 OVER {2 R_eq C_S}
이고 그림 12에서
R_eq
는
R_eq = R_S OVER {1+ R_S (1+g_m r_d) / (r_d + R_D R_L ) }
r_d
이라 놓으면
R_eq = R_S 1 OVER g_m
f_L_E = 1 OVER { 2 R_e C_E }
그림 10은 그림 4의 회로를
C_E
에서 본 교류등가회로이다.
R_e
는 다음 식과 같이 결정되고
R_e = R_E ({R'_S} OVER + r_e )
여기서
R'_S = R_S R_1 R_2
이다. 전압이득에 대한
C_E
의 영향을 알아보기 위해서는 그림11에 있는 증폭회로의 이득을 계산해 보는 것이 가장 좋은 방법이다. 이 회로의 전압이득은 다음과 같다.
A_v = -R_C OVER {r_e + R_E}
[ 그림 9 ] [ 그림 10 교류등가회로 ]
[ 그림 11 ]
R_E
가 0인 경우에 최대이득이 되는 것은 분명하다. 저주파에서는 바이패스 케패시터
C_E
가 개방회로상태가 되므로 모든
R_E
가 위의 전압이득식에 나타나고 그 결과 전압이득은 최소가 된다. 주파수가 증가함에 따라 케패시터
C_E
의 리액턴스가 작아지므로 저항
R_E
가 효과적으로
C_E
에 의해 단락 될 때까지
R_E
와
C_E
의 병렬임피던스는 줄어든다. 그 결과 최대이득을 얻을 수 있고, 그 중간대역이득은
A_v = -R_C / r_e
로 된다.
f_L_E
에서의 이득은
R_E
가 단락 되었을 때의 값보다 3dB만큼 작을 것이다.
(2) 저주파 응답 - FET 증폭기
저주파영역에서 FET증폭기를 해석하는 것은 BJT증폭기의 저주파영역을 해석한 것과 매우 비슷하다. 그림 12를 사용하여 기본적인 관계식을 유도하지만, 그 과정과 결론은 대부분의 FET증폭기회로에 적용할 수 있다.
[ 그림 12 FET 증폭기 ]
C_G
소스와 농동소자 사이의 결합케패시터에서 본 교류등가회로가 그림 13이다.
C_G
에 의해 결정되는 차단주파수는
f_L_G = 1 OVER { 2 ( R_sig + R_i ) C_G }
이다. 그림 12의 회로에서
R_i = R_G
대개
R_G 》 R_sig
이고, 하위차단주파수는 주로
R_G
와
C_G
에 의해 결정된다.
f_L_G
의 차단주파수레벨을 유지하면서
R_G
가 매우 크다는 사실은 상대적으로
C_G
는 낮다는 것을 의미한다.
[ 그림 13
C_G
가 저주파응답에 미치는 영향을 결정하는 그림 ]
C_C
능동소자와 부하사이의 결합케패시터에서 본 등가회로가 그림 14이다. 차단주파수는
f_L_C = 1 OVER { 2 (R_O + R_L ) C_C }
그림 12의 회로에서
R_O = R_D r_d
[ 그림 14]
C_C
가 저주파 응답에 [ 그림 15 ]
미치는 영향을 결정하는 그림
C_S
소스케패시터
C_S
의 경우에 중요한 저항값이 그림 15에서 정의된다. 차단주파수는
f_L_S = 1 OVER {2 R_eq C_S}
이고 그림 12에서
R_eq
는
R_eq = R_S OVER {1+ R_S (1+g_m r_d) / (r_d + R_D R_L ) }
r_d
이라 놓으면
R_eq = R_S 1 OVER g_m
키워드
추천자료
- RLC회로의 공진주파수 측정에 관한 실험
- 교류 주파수 측정 실험
- 무선 주파수(radio frequency identification)
- 전자회로실험 - 실험9 에미터 공통 증폭기의 특성(예비 및 결과레포트)
- 아날로그 및 디지털 회로 설계 실습 - 예비1:Common-Source(CS) 증폭기와 Cascode 증폭기의 ...
- 길이에 따른 주파수 변화 튜브
- 10.교류회로의 주파수응답 결과레포트
- [전자회로실험] 이미터 공통 증폭기의 특성 예비보고서
- [아날로그 및 디지털회로 설계실습] (결과) 설계실습 01. Common-Source(CS)증폭기와 Cascode...
- [전자 회로 실험] (예비) 실험 08 : 콜렉터 공통 증폭기 : 에미터 팔로워의 회로구성을 이해...
- [물리실험 5] 관의 공명 진동수 측정 (결과) 음파란 무엇인지 이해하고, 스피커를 이용하여 ...
- [물리실험 5] 관의 공명진동수 실험 (예비) : 음파란 무엇인지 이해하고, 스피커를 이용하여 ...
- 연산 증폭기의 비이상적 특성_예비(전자회로실험)
- 전자회로실험I - 실험 6. 차동 BJT 증폭기 특성 결과보고서
소개글