본문내용
ounter의 결과로 동작하며, down이 ‘1’일 때는 출력 Y가 10 → 01 → 00 → 11 → 10 … 로 down counter의 형태로 동작함을 볼 수 있다.
앞서 만든 상태도와 비교하여 보면 같은 동작으로 동작함을 볼 수 있다.
▶ Mealy Machine
① state diagram ② state assignment
③ state table
Rst
Q
Q+
Z
X=0
X=1
X=0
X=1
1
-
00
00
0
0
0
00
10
01
0
1
0
01
11
11
0
0
0
10
10
00
1
0
0
11
00
00
1
0
= (not X and not ) = (not QA and QB)
or (not and )or (X and not QA)
X
00
01
11
10
0
1
1
0
1
1
0
1
0
0
X
00
01
11
10
0
0
1
0
0
1
1
1
0
0
= (X and not and not ) or (not X and )
X
00
01
11
10
0
0
0
1
1
1
1
1
0
0
- 파일명 : mealy_m.vhd
- 시뮬레이션 결과
우선 Rst(reset)신호가 ‘1’일때 상태 Y는 S0로 변하며, S0에서 입력 X가 0이면 S2의 상태로 변한다. 이때 출력 Z는 0이다. 또한 S2의 상태에서 입력 X를 1로 하면 다시 S0의 상태로 변한다. 또 이때의 출력 Z는 0 이 된다. 이와 같이 위의 상태도와 비교하여 보면 같은 상태로 변화함을 볼 수 있다.
위의 무어머신의 출력 Z의 변화와 비교 해 보면 Z의 결과는 clk가 trigger하는 순간의 값만이 의미가 있음을 볼 수 있다.
앞서 만든 상태도와 비교하여 보면 같은 동작으로 동작함을 볼 수 있다.
▶ Mealy Machine
① state diagram ② state assignment
③ state table
Rst
Q
Q+
Z
X=0
X=1
X=0
X=1
1
-
00
00
0
0
0
00
10
01
0
1
0
01
11
11
0
0
0
10
10
00
1
0
0
11
00
00
1
0
= (not X and not ) = (not QA and QB)
or (not and )or (X and not QA)
X
00
01
11
10
0
1
1
0
1
1
0
1
0
0
X
00
01
11
10
0
0
1
0
0
1
1
1
0
0
= (X and not and not ) or (not X and )
X
00
01
11
10
0
0
0
1
1
1
1
1
0
0
- 파일명 : mealy_m.vhd
- 시뮬레이션 결과
우선 Rst(reset)신호가 ‘1’일때 상태 Y는 S0로 변하며, S0에서 입력 X가 0이면 S2의 상태로 변한다. 이때 출력 Z는 0이다. 또한 S2의 상태에서 입력 X를 1로 하면 다시 S0의 상태로 변한다. 또 이때의 출력 Z는 0 이 된다. 이와 같이 위의 상태도와 비교하여 보면 같은 상태로 변화함을 볼 수 있다.
위의 무어머신의 출력 Z의 변화와 비교 해 보면 Z의 결과는 clk가 trigger하는 순간의 값만이 의미가 있음을 볼 수 있다.