기초전자공학실험2 ( adder ) 예비레포트

목차

1. Title

2. Name

3. Abstract

4. Background

5. Simulation

본문내용

A(Half Adder)와 FA(Full Adder)의 차이점을 실험을 통하여 캐리에 대해 이해하고 FA(Full Adder)를 이용한 4Digit Adder와 2Dig Adder-Subtracter에 대한 회로를 구성하여 실험을 통하여 이를 확인한다.
4.Background
반가산기(half adder)
컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위해 사용되는 논리 회로로써 반가산기는 2개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다. 즉, 표와 같이 덧셈해야 할 2개의 비트를 받아서 2개의 출력, 즉 합(sum)과 자리 올림 비트(carry bit)를 생성한다.
반가산기는 이와 같이 자리 올림 비트를 출력할 수는 있지만 앞의 덧셈으로부터 자리 올림 비트를 받을 수는 없다. 3개 입력, 즉 덧셈해야 할 2개의 비트와 앞의 덧셈으로부터 자리 올림 비트를 덧셈하는 것은 전가산기의 기능이다. 컴퓨터는 2개의 반가산기를 전가산기와 조합시켜, 동시에 4개 비트 또는 그 이상의 덧셈을 할 수 있다.
S=Y +X = XY
C=XY
<반가산기의 진리표>
전가산기(Full adder)
컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로의 하나로써 온 덧셈기라고도 한다. 전가산기는 3개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다. 즉, 다음 표에서 보는 바와 같이 덧셈해야 할 2개의 비트와 다른 숫자 위치(digit position)에서 보내 온 자리 올림 비트를 받아 2개의 출력, 즉 합과 새로운 자리 올림수(result carry)를 생성한다. 컴퓨터는 전가산기를 반가산기라고 하는 2개의 입력 회로와 조합시켜, 동시에 4개 비트 또는 그이상의 덧셈을 할 수 있다.
S=Z+Y+X+XYZ
S=(XY)Z
C=XY+XZ+YZ
C=XY+Z(XY)
<전가산기의 진리표>
2진 리플캐리 덧셈기
병렬 2진 덧셈기는 조합 논리만을 사용하여 두 2진수의 산술합을 만드는 디지털 회로이다. 병렬 덧셈기는 합을 만들기 위해 모든 입력을 동시에 가하여 n개의 전덧셈기를 병렬로 사용한다. 전덧셈기는 캐스케이드로 연결되어 한 덧셈기의 캐리 출력이 다음 전덧셈기의 캐리 입력으로 연결된다. 캐리 1이 전덧셈기의 최하위 비트에 나타나고 많은 전덧셈기를 통해서 최상위 비트로 전파되는 것이 마치 연못에 떨어진 조약돌이 잔물결을 일으키는 것과 같아서 병렬 덧셈기를 리플캐리 덧셈기(ripple carry adder)라고 한다.
4개의 전덧셈기로 4비트 리플캐리 덧셈기를 만들기 위한 연결을 보여준다. A의 피가수와 B의 가수는 오른쪽에서 왼쪽으로 오름차순으로 첨자에 의해 지정된다. 여기서 0은 최하위 비트를 나타낸다. 캐리는 전덧셈기를 통하여 연쇄적으로 연결된다. 병렬 덧셈기의 입력 캐리는 C이고 출력 캐리는 C이다. n비트 리플캐리 덧셈기는 각 출력 캐리가 다음 차수 전덧셈기의 입력 캐리로 들어가는 n개의 전덧셈기를 필요로 한다.
2진 덧셈기-뺄셈기
보수(complement)- 반대로 세어 가는 수를 말하며 밑수 n의 보수란 주어진 수치의 각 자리의 값을 n-1에서 뺄셈하고 그 결과의 최하위의 자리에 1을 더하여 구하는 수치이다. 10진수의 100까지의 수로 생각하면 25라는 수치는 1의 쪽에서 반대로 세어 가면 25번째의 수이지만, 100에서 세면 75번째의 수가 된다. 계산하여 구하면 25의 각 자리의 수치를 n-1(=99)에서 뺄셈하면 74가 되어 최하값의 자리에 1을 더하면 75가 된다. 컴퓨터로 뺄셈을 할 경우, 실제로는 보수를 사용한 덧셈(보수덧셈)을 하고 있다.
2진 덧셈기-뺄셈기- 2의 보수나 1의 보수를 사용하여 뺄셈 연산을 없애고 다만 적당한 보수기와 덧셈기만을 필요로 한다. 이러한 연산은 덧셈기-뺄셈기를 이루도록 상호 연결된 덧셈기와 선택적 보수기를 통해 이루어진다. 현대의 시스템에서는 2의 보수가 가장 일반적으로 사용되기 때문에 이를 사용해왔다. 2의 보수는 1의 보수를 취하고 최하위 비트에 1을 더하여 얻어질 수 있다. 1의 보수와 사용되지 않는 덧셈기의 입력을 사용하여 2의 보수가 쉽게 구해진다. 2의 보수 뺄셈에서 덧셈 후의 수정관계로 마지막 캐리가 일어나지 않으면 결과의 보수를 취하고 음수 부호를 붙인다.
부호화된 절대값(singed-magnitude)- 2진수가 부호화 되어 있으면 그때 제일 왼쪽 비트는 부호를 나타내고 나머지 비트는 숫자를 나타낸다. 2진수가 부호화 되지 않았다면 그때 제일 왼쪽 비트가 숫자의 최상위 비트이다. 예를 들어, 비트열 01001은 제일 왼쪽 비트가 0이기 때문에 9(부호화되지 않은 2진수)또는 +9(부호화된 2진수)로 간주될 수 있다. 마찬가지로 비트열 11001은 부호화되지 않은 숫자로 간주될 때 25와 같은 2진수를 나타내거나 부호화된 숫자로 간주될 때 -9를 나타낸다. 후자의 경우는 제일 왼쪽에 있는 1이 음의 부호를 나타내고 나머지 4비트가 2진 9를 나타내기 때문이다. 일반적으로 숫자 표현의 형태가 미리 알려지기 때문에 비트를 식별하는 데는 어려움이 없다. 여기서 언급된 부호화된 숫자의 표현식을 부호화된 절대값(singed-magnitude) 시스템이라고 한다.
※부호 절대값 표시방법-표현범위:-(2n-1-1)~+(2n-1-1)
-두 개의 0(+0, -0)이 존재한다.
부호화된 1의 보수(signed one's complement) 표시 방법
-표현범위:-(2n-1-1)~+(2n-1-1)
-두 개의 0(+0, -0)이 존재한다.
-양수: 부호 절대값 표시방법과 동일하다.
-음수: bit단위로 0은 1로, 1은 0으로 바꾼다.
부호화된 2의 보수(signed two's complement) 표시 방법
-표현 범위:-(2n-1)~+(2n-1-1)
-0의 표현이 유일하고, 0의 표현이 유일하므로 음수 자리가 하나 더 많이 표현된다.
-양수: 부호 절대값 표시방법과 동일하다.
-음수: (1의 보수) +1로 표현한다.
<부호화된 2진 숫자>
5.Simulation
<실험 1>
<실험 2>
<실험 3>
<실험 4>
AND Gate : 7408, OR Gate : 7432, XOR Gate : 7486

키워드

전자공학실험,   기초전자공학실험,   실험,   디지털실험,   디지털실습,   기초공학실험,   전자실험,   기초전자실험