순서 논리 회로 플립플롭( flip-flop) 실험보고서

소개글

순서 논리 회로 플립플롭( flip-flop) 실험보고서에 대한 보고서 자료입니다.

목차

1. 실험목적
2. 이론
플립플롭에서의 용어 정리
3. 실험기구
4. 실험절차

본문내용

순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로와 순서(sequential) 논리회로 나뉜다. 조합 논리회로는 간단하게 말해서 그냥 AND,OR gate로 구성된 회로이다.
순서논리회로는 쉽게 말해 플립플랍이라는 동기소자가 들어가있는 회로를 말하는 것이다.
또 다시 순서논리회로는 크게 비동기(asynchronous) 논리회로와 동기(synchrous) 논리회로 로 나뉜다. 대개는 동기 논리회로가 효율적이다. 둘의 차이는 간단히 말하자면, 비동기의 경우 입력을 들어오는 즉시 받아서 처리 하는 회로이고, 동기의 경우 clock에 따라 동기화 시켜서 입력을 처리하는 회로이다.
플립플롭에서의 용어 정리
1) 준비시간, 유지시간 : setup time, hold time 이라고 한다. 순차논리회로의 기본소자는 플립플롭으로서 이 소자는 클럭이라는 입력이 변화하는 순간에만 또 다른 입력값(예를들면, D, T, J, K)의 상태에 따라 출력값이 결정되는 소자이다. 따라서 클럭이 변화되는 순간에 입력값의 상태가 판단되기 위해선 시간적으로 그 입력 값들이 준비가 되어있어야 한다. 마찬가지로 확실한 입력값의 판단을 위해선 얼마간 그 상태 값들이 안정된 상태로 유지되고 있어야 한다.

키워드

플립플랍,   flipflop,   플립플롭,   순서논리회로,   디지탈공학