본문내용
그러기 위해서는 이 가장 큰 값이 되어야하나 그 값이 저항의 상대적인 값이므로 표기를 안한 것 같다.
(3) 입력저항이 530이며, peak-to-peak amplitude가 4V인 (-2V~2V) 1kHz 구형파를 인가했을 때 peak-to-peak amplitude가 4V인 삼각파를 출력하는 적분기를 설계하고 PSPICE를 이용하여 입력전압과 출력전압의 파형을 그리시오. (offset voltage의 영향은 무시할 것)
- Sol>
(4) Offset voltage가 있을 때, (3)번에서 설계한 적분기의 출력파형이 어떤 식으로 변화할지 파형을 다시 그리시오.
(5) Offset voltage 문제를 해결하기 위하여 예비보고서 (2)번의 회로에 그림 4.7과 같이 DC path ()를 추가하고자 한다. 이 때, 가 너무 크거나 또는 너무 작으면 각각 어떤 문제가 있을지 설명하라.
Sol> 가 너무 작을 경우 Capacitor쪽으로 전류가 흐르지 않게 된다. 그렇게 될 경우 출력저항이 거의 없어지기 때문에 문제가 되며, 반대로 가 너무 켜저서 Capacitor의 impedance보다 커져게되면 쪽으로 전류가 흐르지 않아 offset voltage 문제가 해결되지 않는다.
(6) 함수 발생기의 출력임피던스는 50이다. 함수 발생기의 출력이 -2V ~ 2V, 10kHz 정현파이고 출력에 10k 저항이 아래 그림과 같이 직렬로 연결되어 있다. 51에 -2V ~ 2V, 10kHz 정현파가 걸리도록 점선 안에 들어갈 회로를 OP-Amp를 이용하여 설계하고 PSPICE로 simulation한 결과를 제출하라.
(3) 입력저항이 530이며, peak-to-peak amplitude가 4V인 (-2V~2V) 1kHz 구형파를 인가했을 때 peak-to-peak amplitude가 4V인 삼각파를 출력하는 적분기를 설계하고 PSPICE를 이용하여 입력전압과 출력전압의 파형을 그리시오. (offset voltage의 영향은 무시할 것)
- Sol>
(4) Offset voltage가 있을 때, (3)번에서 설계한 적분기의 출력파형이 어떤 식으로 변화할지 파형을 다시 그리시오.
(5) Offset voltage 문제를 해결하기 위하여 예비보고서 (2)번의 회로에 그림 4.7과 같이 DC path ()를 추가하고자 한다. 이 때, 가 너무 크거나 또는 너무 작으면 각각 어떤 문제가 있을지 설명하라.
Sol> 가 너무 작을 경우 Capacitor쪽으로 전류가 흐르지 않게 된다. 그렇게 될 경우 출력저항이 거의 없어지기 때문에 문제가 되며, 반대로 가 너무 켜저서 Capacitor의 impedance보다 커져게되면 쪽으로 전류가 흐르지 않아 offset voltage 문제가 해결되지 않는다.
(6) 함수 발생기의 출력임피던스는 50이다. 함수 발생기의 출력이 -2V ~ 2V, 10kHz 정현파이고 출력에 10k 저항이 아래 그림과 같이 직렬로 연결되어 있다. 51에 -2V ~ 2V, 10kHz 정현파가 걸리도록 점선 안에 들어갈 회로를 OP-Amp를 이용하여 설계하고 PSPICE로 simulation한 결과를 제출하라.
추천자료
- 건축 의학 전기.전자 광물(돌)의 이용
- [전기전자]스티키토 만들기
- 1교시 <방사선 이론> 전기전자공학
- [기초전자전기] 모터 제어 실험 보고서
- [전기전자실험] RC RL 주파수응답
- [전기전자실험] RLC 공진회로
- [기초 전기전자] 전류, 전압 측정
- [전기전자공학] 전동기(電動機 / electric motor), 발전기(發電機 / generator)
- [전기전자 실험] 쿨롱의 법칙
- [전기전자] 형광체 발광에 대해서
- [전기전자 실험] 선형 연산 증폭기 회로
- [전기전자 실험] DMM을 이용한 직류 전압, 저항 측정
- [전기전자회로 실험] 소비전력 및 최대전력전달 실험 : 전원부로부터 부하로 최대전력이 전달...
- [전기전자 기초 실험] 공통 베이(CB)스 및 에미터 플로워 트랜지스터 증폭기
소개글