[전자공학실험] 회로의간소화및 EX-OR회로

소개글

[전자공학실험] 회로의간소화및 EX-OR회로에 대한 보고서 자료입니다.

목차

1. Exclusive OR 회로

2. De-Morgan의 정리

3. NAND gate를 이용한 기본논리회로

4. NOR gate를 이용한 기본논리회로

본문내용

} +x CDOT bar { y } CDOT bar { z }
= bar { x } CDOT bar { y } +x CDOT bar { y } +x CDOT y CDOT bar { z } =( bar { x } +x) CDOT bar { y } +x CDOT bar { z(y } + bar { y) }
=X bar { Z } + bar { Y }
그림 3_1
그림 3_2
최소항의 합으로 이루어진 어떠한 회로는 부울 대수의 정리나 K-MAP을 이용하여 최소화 할 수 있음을 확인할 수 있었다.
F는 원래대로 회로를 구성하면 3개의 INVERTER게이트와 10개의 AND게이트 그리고 4개의 OR게이트가 필요했지만, 위의 방법으로 각 최소항들을 최소화시키면 2개의 INVERTER게이트와 2개의 AND게이트 그리고 1개의 OR게이트만으로 원래와 같은 결과를 얻을 수 있었다.
이는 게이트 비용과 게이트를 많이 써서 생기는 전파지연을 최소화 할 수 있는 아주 효율적인 방법이다. 또한, 매우 복잡한 함수에서 항과 문자 계산에 근거하여 정확한 표현 식을 얻는데 용이하다.
위 그림 3_1 은 X 에 clock를 Y에 1을 Z에 0을 입력을 준 경우이고 그림 3_2는 X 에 clock를 Y와 Z 에 0을 준경우이다.
4. 실험회로 4
1>
W
X
Y
Z
F
clock
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
bar { W }
2>
그림 4_1
F=( bar { W } + bar { X) } CDOT (Y CDOT Z)
= bar { W } CDOT Y CDOT Z+ bar { X } CDOT Y CDOT Z
그림 4_2
그림 4_3
부울대수 중에서 매우 중요한 법칙중의 하나인 드모르강의 법칙을 확인할 수 있었던 실험이였다. 드모르강 법칙은 어떠한 연산의 전체 인버터는 각 입력의 인버터에 원래 연산은 AND에서 OR로, OR에서AND연산으로 바뀐다는 것이다.
드모로강의 법칙을 사용하면 전제연산의 인버터가 각각의 입력의 인버터로 되면서, 부울 대수의 정리를 사용하거나 K-MAP을 이용해 간단한 회로를 구성할 때 유용하게 쓰인다.
위의 결과에서 알 수 있듯이 , 드모르강 법칙은 실제 회로상에서 완벽하게 성립함을 알 수 있다.
그림 4_1은 XYZ= (0,0,0) (001) (010) (100) (101) (110) 일때 출력값이 0 되는 경우이고 그림 4_2는 XYZ=(011) 일때의 경우 마지막으로 그림 4_3은 XYZ =(1,1,1)일때 출력이 입력값의 반전이 되는 경우이다.
5. 실험 회로 5
그림 5_1
그림 5_2
Exclusive_OR 게이트를 AND, OR, NOT 게이트를 이용하여 등가 회로를 구성하는 실험이다. 등가회로로 구성한 설계도는 위 그림의 스케메틱 그림과 같다.
PSpice 와 직접 실험을 통해서 위 두개의 회로는 등가회로 임을 증명할 수 있었다.
이 회로의 특징은 두 입력이 결과에 영향을 미치지 않으면서 바뀔 수 있다는 것이다. 따라서 3개 또는 그 이상의 변수를 순서나 괄호와 상관없이 연산할 수 있다.
그리고 결과를 잘 살펴보면, 입력 중 하나만 1일 때(즉, 홀 수개의 입력이 1일 때)만 그 출력이 1입을 확인할 수 있다. 이런 점으로 XOR을 우리는 홀수 함수라 부른다.
그림 5_1은 X 에 clock를 넣고 Y에 0을 입력 데이터로 넣었을 때 결과 값은 clock이 나오는걸 보여주고 있다. 그림 5_2는 Y에 1을 넣으면 출력 값은 clock를 반전 시킨 결과 가 나온다는 것을 보여주고 있다. Exclusive OR 게이트가 홀수 함수라는 알면 쉽게 이해할수 있는 결과 값이다.
6. 실험 회로 6
그림 6_1
그림 6_2
4비트 parity generater 회로의 결과를 확인하는 실험이다. 4비트 패리티 체커 회로는 홀수개의 입력이 1일 때(즉, 1개만 또는 3개의 입력이1)만 출력이 1이 나오는 회로이다.
즉 A에 clock를 B,C,D에 0을 입력 했을 때의 실험인 그림 6_1처럼 홀수 개의 1일때만 1이 출력되므로 결국 출력은 clock으로 나온다. 마찬가지로 A에 clock를 BCD=(001)을 넣었을 때 출력은 clock의 반전이 나온다.
참고로, 에러 검출과 수정코드를 요구하는 시스템에서 이러한 홀수함수는 매우 유용하게 사용된다. 패리트 비트는 2진 정보를 전송하는 동안 에러를 탐지하는데 사용된다. 패리트 비트는 짝수, 홀수 개의 1로 만들어진 2진 정보와는 별개의 비트이다.
패리티비트를 포함한 메시지는 전송된 후에 받는 쪽에서 에러를 체크한다. 메시지에 있는 패리티비트와 일치하지 않으면 에러가 발생한다. 전송자에서 패리티비트를 생성하는 회로를 패리티 생성기라고한다. 수신자에서 패리티를 검사하는 회로를 패리티 검사기하고 한다. 위의 실험은 이러한 것 중에서 패리티 생성기에 대한 것이다.
7.실험 회로 7
그림 7_1
그림 7_2
NAND 로 구성한 EX-OR 게이트와 NOR로 구성한 EX-OR 게이트를 비교하는 실험이다.
쓰여진 소자는 틀리지만 PSpice 결과와 위 그림을 참조하면,NAND로 구성된 EX-OR 회로와 NOR로 구성된 EX-OR회로의 결과 값은 같다는 것을 알 수 있다. 이는 NAND나 NOR만으로 회로를 구성할 수 있다는 증거일 것이다. 이런 점으로 우리는 NAND나 NOR를 범용게이트라고 부른다. NAND와 INVERTER게이트를 합쳐서 AND나 OR게이트를 만들 수 있다. NOR연산은 NAND연산의 쌍대성으로 보면 된다. 역시 NOR게이트 만으로 함수의 연산은 수행될 수 있다.
이때,첫 번째 실험에서 NAND게이트가 AND게이트보다 지연시간이 더 적었음을 알 수 있었다. 왜냐하면, 첫 번째 설계된 회로가 소자의 개수가 1개 더 적게 들어갔기 때문이다.
그림 7_1은 A 에 clock를 B에 0을 입력했을 때 출력은 clock가 나온다는 것을 보여주고 그림 7_2는 A 에 clock를 B에 1을 넣었을 때 출력은 clock 의 반전이 나온다는 것을 보여주고 있다. 이 결과 값은 EX-OR 게이트와 똑같은 결과 값이다.

키워드

디지털실험,   EX-OR,   회로의간소화,   exclusive-or,   exclusive,   디지털,   xor,   게이트