[실험8-결과]연산_증폭기__I(happy)

목차

3. 실 험 과 정

4. 실 험 결 과 사항

5. 예비보고 사항 문제

6. 검토 및 논의

본문내용

하는 회로에 포함되는 것은 아니다. 따라서 이상적인 트랜지스터에는 전류가 흐르지 않는다고 가정한다.
이 때 트랜지스터에 흐르는 미량의 전류와 내부의 저항으로 인해 트랜지스터에는 약한 전압이 걸리게 되는데 이것이 '옵셋 전압'이다. 옵셋 전압은 '필요악'으로서, 없으면 좋지만 어쩔 수 없이(트랜지스터를 작동시켜야하므로) 생기는 것이다. 단위가 작은 실험에서는 이 옵셋 전압을 고려하지 않으면 gain 등이 예상값과 크게 다를 수 있다.
지금까지 우리는 연산증폭기의 특성이 이상적이라 가정하였다. 그런데 실제 회로에서는 연산증폭기 입력회로의 대칭성이 깨져서 입력전압이 없을 때에도 출력이 나타날 수 있다.
예를 들어 BJT를 사용한 연산증폭기의 경우, 입력단의 트랜지스터들을 동작상태로 놓기 위한 바이어스 전류 가 입력단자로 흘러들어간다. 가 작을 때, 이 바이어스전류 때문에 크기의 전압이 반전입력단자에 나타나게 된다. 이때, 비반전입력단자는 접지되어 있으므로 입력단에 차동모드입력이 생겨난 셈이 되어 의 출력옵셋전압을 발생시키게 된다. 그러므로 실제 실험에 있어서는 의 값을 갖는 저항을 비반전입력단자에도 달아주어 균형을 맞춰 줌으로써 차동모드 입력을 없애주어야 한다.
이것은 출력전압을 0으로 만들기 위해 입력단자 중의 하나에 가해지는 전압이 된다. 이상적인 OP-Amp인 경우 출력전압 오프셋은 0이 된다.
ii)입력옵셋전류(input offset current)
이것은 출력전압이 0인 경우에 두 입력단자의 바이어스전류의 차가 된다. 입력의 언바란스된 전압을 보정하기 위해서 오프셋을 조정할시 반고정 저항과 고정저항을 통해서 전압을 걸어주게 되는데 그것의 저항치를 설계할수 있게끔 전류를 표시한 것이다.
iii)입력바이어스전류(input bias current)
이것은 두 입력단자에 흘러 들어가는 전류의 평균치이다. 이상적인 경우에 두 입력단자의 바이어스전류는 같게 된다.그리고 input bias current는 OPAMP가 필요로 하는 최소의 입력전류이다. 예를 들어 TR OPAMP의 경우 입력바이어스전류가 1uA정도라고 할때 입력에 100k옴정도를 GND로 연결해 주면 출력도 0이되지만 10M옴정도를 달아주면 출력은 한쪽으로 치우치게 되는 것이다. 이런경우는 입력바이어스 전류가 훨씬 낮은 FET 입력형 OPAMP를 사용하면 10M옴을 달아줘도 출력은 0으로 잡을수 있는 것이다. 즉 op amp 를 어떤 동작을 시키키위해 입력에 일정량의 전압을 걸었을때 흐르는 전류를 입력 바이어스 전류라고 하는데 이것의 수치적 특징은 입력단이 어떤 소자로 되어 있느냐에 따라 달라진다 .
iv)상승시간(rise time)
펄스 진폭이 10%에서 90%치에 이르기까지의 경과 시간을 상승시간 또는 rise time이라고 한다.
(2) 그림2(a)의 회로를 이용한 실험으로 나타날 결과를 표1의 여러경우에 대하여 이득과 위상차를 계산하라.
[그림 2(a) - 반전증폭기]
이론적으로 의 이득을 가지게 된다. 이것을 통해 이득값을 예측하여 보면 다음과 같다.
<이득 계산>
R1 = 10(kΩ), R2= 10(kΩ)인 경우 :
R1 = 5(kΩ), R2= 10(kΩ)인 경우 :
R1 = 3.3(kΩ), R2= 10(kΩ)인 경우 :
R1 = 20(kΩ), R2= 10(kΩ)인 경우 :
R1 = 30(kΩ), R2= 10(kΩ)인 경우 :
이 값들은 다 부호가 -값을 가지기 때문에 위상이 역전 되었다는 것을 확인 할 수 있다.
(3) 그림2(b)의 회로를 이용한 실험으로 나타날 결과를 표2의 여러경우에 대하여 이득과 위상차를 계산하라.
[그림 2(b) - 비반전증폭기]
이론적으로 의 이득을 가지게 된다. 이것을 통해 이득값을 예측하여 보면 다음과 같다.
<이득 계산>
R1 = 10(kΩ), R2= 10(kΩ)인 경우 :
R1 = 5(kΩ), R2= 10(kΩ)인 경우 :
R1 = 3.3(kΩ), R2= 10(kΩ)인 경우 :
R1 = 20(kΩ), R2= 10(kΩ)인 경우 :
R1 = 30(kΩ), R2= 10(kΩ)인 경우 :
이 값들은 위상이 변화하지 않는 것을 확인 할 수 있고, 또한 이득은 1이상을 항상 가질 수 있다는 것을 예측할 수 있다.
6. 검토 및 논의
이번 실험은 연산증폭기의 특성을 이해하고, 응용 예를 살펴보는 실험이였다.
연산 증폭기란 아날로그 컴퓨터에서, 연산 회로 소자나 회로를 연결하여 연산기를 구성할 수 있는 증폭기를 말한다. 이 연산 증폭기에 응용으로는 반전 증폭기, 비반적 증폭기, 덧셈기이다. 먼저 반전 증폭기는 위상이 반전되면서, 전압 증폭률은 으로 나타낼 수 있다. 먼저 이론값은 저항에 관련된 식으로 계산할 수 있고, 실험으로 계산한 전압 이득은 전압을 측정한 값으로 구할 수 있다. 이 식을 통해 실제 계산한 이론 값과 실험에서 구한 값을 계산하여 보면, 5% 이내로 오차로 이론값과 실험값이 같다는 것을 알 수 있다.
이 반전 증폭기의 특성은 위상이 반전 되면서 증폭률이 1이내로도 될 수 있다는 것이다. 비반전 증폭기는 반전 증폭기와는 반대로 위상이 반전되지 않고, 전압 증폭률은
으로 나타낼 수 있다. 먼저 이론값은 저항에 관련된 식으로 계산할 수 있고, 실험으로 계산한 전압 이득은 전압을 측정한 값으로 구할 수 있다. 이 식을 통해 실제 계산한 이론 값과 실험에서 구한 값을 계산하여 보면 앞에 식처럼 , 5% 이내로 오차로 이론값과 실험값이 같다는 것을 알 수 있다.
이 비반전 증폭기의 특성은 반전 증폭기와는 다르게 위상이 반전 되지 않으며, 증폭률이 1이상 되는 것이다. 이것의 이론값을 구할 때 저항의 비에다가 1을 더하기 때문에 항상 1보다 크게 되는 것이다.
마지막 실험인 덧셈기실험은 앞에 두실험과는 달리 많은 오차가 발생한 실험이였다. 원래 덧셈기의 출력 전압은 과 같다.
하지만 실험을 통해 구한 전압은 이것보다 작게 측정되었는데 이것은 실험을 할 때 회로가 정확하게 접촉이 안된게 가장 큰 실험의 오차라고 생각한다. 실험을 하면서, 전압이 자꾸 바뀌었는데 그것이 회로의 접촉불량이었다고 생각한다. 그래서 전체적으로 실험값이 많이 달라진것 같다.

키워드

연산 증폭기,   연산 증폭기 ,   반전증폭기