[설계 결과 보고서] 비동기식 10진 카운터 설계 결과 보고서(MOD-10 Counter)

소개글

[설계 결과 보고서] 비동기식 10진 카운터 설계 결과 보고서(MOD-10 Counter)에 대한 보고서 자료입니다.

목차

1. 명제
2. 설계 목적
3. 설계 순서
4. 사용 기기 및 부품
5. Block Diagram
6. 각 부분의 회로 구성
7. 소자값 계산
8. 회로 연결
9. 컴퓨터시뮬레이션
10. 최종측정
11. 영향
12. 결론
13. 참고문헌
첨부. Data Sheet

본문내용

동작시간은 r1이 가산되기 때문에 출력이 High가 되는 시간과 Low가 되는 시간의 비를 1로 할 수 없으며 High 위 회로에서 주기는 출력이 H가 되는 시간이 1M+10K로 1010와 1로부터 약 0.699초, 출력이 L가 되는 시간은 1000K와 1에서 0.693초와 계산 할 수 있다.
따라서 구성된 회로는 다음과 같다.
2. MOD-10 카운터
(1) MOD-10 카운터
MOD-10 카운터는 첫 번째 플립플롭의 CP(clock pulse) 입력에만 클록펄스가 입력되고, 다른 플립플롭은 각 플립플롭의 출력을 다음 플립플롭의 CP 입력으로 사용한다. 즉, 플립플롭의 출력 전이가 다른 플립플롭을 트리거 시키는 원인으로 작용한다.
비동기 카운터는 리플(ripple) 카운터라고도 부르고, 카운터에서 구별되는 상태의 수가 m일 때 modulo-m의 카운터라고 한다.
비동기 카운터는 J-K 플립플롭 또는 T 플립플롭을 사용하여 구성한다.
설계할 비동기(MOD-10) 10진 카운터(BCD 카운터, Decade Counter)는 0에서 9까지의 카운트를 반복하고, BCD 카운터를 구성하려면 4개의 플립플롭이 필요하다. 16개의 상태 중에서 10개의 상태만을 사용한다.
- 상 태 표 -
(2) 9검출 회로
카운터가 일정 값 이상이 되게 되면 다시 0으로 초기화를 하기 위하여 9 검출회로를 구성한다. 카운터 출력이 목표하는 최고 카운트에 1보다 큰 값에 도달한 순간을 포착하여 모든 플립플롭을 0으로 Clear한다. QB와 QD 출력을 NAND 게이트로 결합하고 그 출력을 모든 플립플롭이 clear 입력에 연결한다.
따라서 구성된 회로는 다음과 같다.
※ glitch는 카운터의 오동작 원인이 될 수 있다.
1. FND507 보호저항
-　Data Sheet상의 FND507의 최대 허용 전류는 다. 따라서 입력이 일 경우 보호저항은 다음과 같이 계산할 수 있다.
2. NE555 수동소자
- 주파수를 일정한 값으로 고정하기 위하여 다음과 같은 수동 소자를 사용하게 된다.
- 위의 부분 설계에 따라서 발진(NE555) 회로 및 비동기(MOD-10) 10진 카운터회로를 다음과 같이 설계한다.
- 설계된 정밀 정류 회로의 정상 작동을 확인하기 위하여 Proteus프로그램을 이용하여 컴퓨터 시뮬레이션을 한다. 시뮬레이션 결과는 다음과 같다.
1. 시뮬레이션 구동 화면
2. 시뮬레이션 구동 결과
0
1
2
3
4
5
6
7
8
9
출력값
3. 시뮬레이션 결과
- 0부터 9까지의 출력을 하고 그 출력이 반복됨에 있어 MOD-10카운터가 정상적으로 작동함을 알 수 있다.
- 만능기판에 최종적으로 회로를 구성하기 전에 실제 소자가 컴퓨터 시뮬레이션과 동일하게 작동을 하는지 보기 위하여 Breadboard에 회로를 구성하였다.
(1) 구성된 회로의 동작 사진
(2) 회로 구동 결과
0
1
2
3
4
5
6
7
8
9
(3) 결과 분석
- 컴퓨터 시뮬레이션의 결과와 실제 BreadBoard에 구성된 회로와의 동작이 같음을 위의 결과를 통하여 확인할 수 있었다. 따라서 설계된 MOD-10카운터가 실제 회로에서도 정상적으로 작동함을 확인할 수 있었다.
- MOD-10 카운터를 이용하여 주파수 분주 회로를 손쉽게 구성할 수 있으며, 또한 이러한 카운터의 Clock Pulse를 이용하여 정확한 카운터를 만들 수 있다.
- 발진 회로(NE555)를 통해서 클럭 펄스를 주입 시켰으며, 비동기식 10진 카운터(MOD-10)회로를 구성했을 때 FND507에 0~9 까지를 카운터 되는 것을 확인할 수 있었다.
JK Flip-Flop은 Flip-Flop의 일반적인 기능 이외에 카운터의 회로로 사용할 수 있으며, 또한 이러한 카운터를 응용하여 많은 방식의 카운터를 설계할 수 있음을 알 수 있었다. 또한 NE555인 발진회로를 이용하여 보다 손쉽게 구형파를 얻을 수 있으며, 발진 주파수 또한 사용자가 수동소자를 이용하여 조절할 수 있음도 확인할 수 있었다.
이번 비동기식 10진 카운터(MOD-10)를 설계하면서 각 소자의 특성과 사용 용도에 대하여 익혔다. NE555는 발진에 사용되는 소자로써 멀티바이브레이터보다 손쉽게 발진할 수 있었고, 또한 발진 주파수를 사용자가 직접 설정하여 발진하게 할 수 있음을 알게 되었다. 또한 NAND Gate를 이용하여 9검출 회로를 구성하는 방식도 알게 되었다. 이렇게 구성한 9검출 회로는 10진 카운터만이 아니라 100진, 더 나아가, n진 카운터를 설계함에 있어서 중요한 요소로 자리 잡을 것이다. 그리고 JK Filp-Flop을 이용하여 카운터를 설계할 수 있음을 알 수 있었다. 9검출 회로와 같이 JK Filp-Flop을 이용하여 n진 카운터를 만들 수 있을 것이다.
처음에 BreadBoard에 회로를 구성한 후 결과를 도출 하려고 했다. 하지만 10 카운터가 되지 않고, 우리가 원하는 결과 값이 안 나와서 조금 힘들었다 원인을 파악하면서, 원하던 10진 카운터 결과 값이 나왔다. 회로는 맞았으나, Breadboard 회로에서 회선 접촉 불량으로 결과 값이 도출하는데 어려움을 겪었다. 하지만 여러 번의 시도 끝에 회로를 구성에 성공하였고 위의 결과를 도출해 낼 수 있었다. 이렇게 설계를 함에 있어서 각 소자의 사용법을 정확히 익힐 수 있었다. 이번 설계를 통하여 다양한 카운터를 설계할 기본적인 지식을 익힐 수 있었다.
- IC 응용 및 설계, 이영훈 저, 상학당.
- IC 응용설계 및 실험, 이영훈 저, 상학당.
- 전자통신전공실험, 김인태 저, 상학당.
- Electronic Fumdamentals & Applications, Englewood Cliffs, Ryder John D 저.
1. HD74HC00P(Quad. 2-input NAND Gates)
2. HD74LS76AP(Dual J-K Flip-Flops (with Preset and Clear))
3. SN74LS47N(BCD to 7-Segment Decoder/Drive)
4. FND507(0.5inch 7-Segment Numeric LED Displays)
5. NE555(Timer)

키워드

비동기식,   Mod-10,   counter,   카운터