16._소신호_공통_드레인_및_공통_게이트_FET증폭기_실험(결과)

목차

1. 실험결과

2. 검토 및 고찰

본문내용

던스 및 상당한 전압이 득을 나타내고 있다. 입력신호가 게이트와 소스 단자에 가해지고, 출력은 드레인과
소스 사이의 부하 저항으로부터 얻어진다. 게이트접합이 정상적인 동작에서는 역방향으 로 바이어스 되어 있어야 하므로 외부적으로 고정 바이어스를 가해야 할 필요가 흔히 있다. 다른 바이어스 방법으로는 소스 저항을 이용하여 게이트를 소스보다 다른 전위로 실효적으로 만드는 기법이며, 위상 관계는 역상이다.
2)CD증폭기
공통 드레인 구성은 FET에 대한 또 다른 기본적인 증폭기 구성이다. 소스 공통 접속과 는 달리 공통 드레인 접속은 부하저항이 소스 회로에 연결되고, 출력이 소스로부터 얻 어지므로 이 회로의 출력특성이 매우 다르다. 출력 임피던스는 비교적 낮고, 전압이득 은 1보다 작다. 전압증폭이 요구되는 곳에서는 이런 구성방법이 사용되지 않으며, 위상 관계는 동상이다.
3)CG증폭기
공통 게이트 구성은 기본적인 FET 증폭기 접속의 또 다른 구성방법이다. 이러한 구성 의 주된 응용은 임피던스 변환회로이다. 입력 임피던스는 낮고, 출력 임피던스는 높다.
입력은 소스와 게이트사이에 가해지고, 출력은 드레인과 게이트 사이에서 얻어진다. 공통 게이트 증폭단의 전압이득은 비교적 낮은 편이다. CG 구성은 낮은 전압으로 인해 어떤 신호귀환이 매우 적어서 어떤 문제를 일으키지 않기 때문에 중화회로가 불필요하 며, 위상관계는 역상이다.
3. 토의
이번 실험은 전체적으로 공통 드레인, 공통 게이트 증폭기의 동작과 전압이득을 살펴보는 실험을 하였다. 공통 드레인 증폭기에서 가장 먼저 위상차가 없이 파형이 진행되는 특성을 관찰할 수 있었다. 이는 공통 소스 증폭기에서는 입력단()와 출력단()의 파형을 관찰하면 입력의 증가에 따른 출력의 감소로 인해 180°의 위상차를 보인 반면에 이번 실험에서 사용되는 공통 드레인 증폭기 같은 경우에는 출력단이 가 아닌 로서 입력단의 증가에 따른 출력단의 증가를 예상해 볼 수 있었다. 이는 공통 콜렉터 증폭기와 비슷한 특징을 가지는 회로로써 위상차가 없는 것과 함께 전압이득이 1보다 작음을 알 수 있다. 그리고 JFET의 순방향 전달컨덕턴스의 증가, 즉 의 증가에 따른 전압이득은 분자와 분모가 같이 증가함에 따라 증가함을 알아볼 수 있었다. 또 이 감소함에 따라서 전압이득이 감소함을 알 수 있는데, 이는 = 으로 의 감소로 인해 값이 작아지고 전압이득은 이기 때문에 전압이득이 감소하였다.

키워드

전자회로,   전자회로실험,   전자회로실험예비레포트,   전자회로실험결과레포트