(예비) 저주파 증폭 회로

소개글

(예비) 저주파 증폭 회로에 대한 보고서 자료입니다.

목차

1. 실험 목적
2. 관련 지식
　(1) 결합 캐패시턴스의 영향
　(2) 바이패스 캐패시턴스의 영향
3. 실험 과정
pspise 시뮬레이션

본문내용

같다.
=
Rt‘=Rc+RL,
위 두식을 bode flot으로 그리면 w1'< (2) 바이패스 캐패시턴스의 영향
여기서는 결합 캐패시턴스가 매우 크다고 가정하고 바이패스 캐패시턴스가 미치는 영향을 살펴본다.이때 CE 증폭기모델은 그림과 같이된다.
=
=
=
, ,
,Rt=Rs+rx+rπ
3. 실험 과정
(1) 그림과 같은 회로를 구성하라(VCC +15V)
(2) 출력에 오실로 스코프를 연결하고 출력 전압 파형이 일그러짐이 없도록 신호발생기의 입력(특히 진폭)을 조정하여라.
(3) 신호발생기의 주파수를 변화시키면서 입력에 출력 전압을 표에 기재하여라.
(4) CC를 0.01㎌으로 교체한 후 (2),(3)의 과정을 반복한 후 표에 기재하여라
(5) (3)과 (4)를 그래프를 그리시오
(6) 저역 차단 주파수와 고역 차단 주파수를 변화시켜가면서 구하고 표에 기재 하여라.
pspise 시뮬레이션
위 파형은 저주파 차단주파수를 볼수 있다.

키워드

저주파,   증폭,   회로,   캐패시턴스,   예비 보고서,   결합 캐패시턴스,   저주파 증폭 회로,   실험,   바이패스 캐패시턴스