|
이용한 것이여서 쉬울 줄 알았지만 컴파일 하는 과정과 파형을 출력하는 과정에서 빠른 이해와 파형을 분석하는 능력이 요구되는 것 1. 실험 제목 : 덧셈기/뺄셈기 구현
2. 실험 목표
3. 실험 장비
4. 관련 이론
5. 실험계획
|
|
|
4Bit 덧셈기 2개,AND 게이트 2개,OR 게이트 1개로 구현가능.
Decimal
symbol
BCD
digit
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
5. 실험 계획
[BCD 덧셈기_뺄셈기]
=> 스위치를 눌렀을 때는 2번째 입력이 보수가 취해지고 스위치를 누르지 않
|
|
|
뺄셈기 구현)을 Altera의 graphic editor를 이용해 모의실험.
Altera Quartus를 이용한 디지털 회로 설계에 관한 문서
DigitalDesign1.pdf
전가산기:2bit의 자리수와 carry를 더하는 3bit의 합을 나타냄
x
y
z
c
s
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
|
|
|
을 한 개의 4bit 덧셈기를 이용하여 디스플레이 하기쉽도록 다시 연산하여 출력하는 회로이다. 이 회로에 위에서 언급했던 뺄셈기의 원리를 조금만 적용하면 BCD 4bit 덧셈기/뺄셈기를 구현할수 있다. 즉 이 회로를 가지고 조금만 생각해 보면 만
|
|
|
1. 실험 제목
2. 실험 목적
3. 실험 기기 및 부품
4. 관련 이론
5. 실험 방법
회로도
6. 실험 결과
7.고 찰
|
|
메뉴펼치기
