|
는 시간이고, 회로에 전압을 빼 줄 때의 지연 시간은 소자에 전자가 충전되는 시간이다. 반도체에 전자가 유기되어 채널을 형성하고 문턱 전압에 도달하는데 걸리는 시간(0에서 Vth까지 걸리는 시간)과 전자가 방전되어 문턱 전압보다 낮아질
|
- 페이지 4페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
d 2 Input OR gate (74LS32) 5개
- Quad 2 Input XOR gate (74LS86) 2개
- 4-bit binary adder(74LS83) 1개
- LED 10개
- Toggle switch 15개
- 점퍼선 다수
3. 설계실습 계획서
(1) 전가산기에 대한 진리표를 작성하라.
A
B
Cin
S
Cout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
|
- 페이지 5페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
.
하지만 PSPICE에서 R2의 저항값을 R1의 저항값의 2배로 설정하고 simulation을 돌리니 원하는 출력전압값이 나오지 않았다. R1과 R2의 비를 더 크게 설정(4.5배)하니까 회로가 정상적으로 동작 하였다.
따라서 회로에서는 R1 : 10㏀ R2 : 45㏀을 사용하
|
- 페이지 5페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
lave의 출력에서 Master의 입력이 피드백 구성은 JK Flip-flop의 특성 전환을 제공한다.
JK latch에서 J와 K의 입력이 둘 다 1이 되면 출력이 끝없이 진동한다. JK Master/Slave 플립플롭을 만들어 위의 문제를 해결할 수 있다. JK Master/Slave 플립플롭은 두 단
|
- 페이지 5페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
어서 2N3019를 사용하였다.
Vc = 0.5V (Run to time = 0.5m)
Vc = 15V (Run to time = 0.08m)
주기 : 180us 주파수 : 5.5kHz
주기 : 50us 주파수 : 20kHz
Vc 값이 증가함에 따라 주기는 감소하고 주파수 값이 증가함을 알 수 있다.
(5) Vco의 중심 주파수가 2 ㎑가 되도록 회로
|
- 페이지 5페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|