|
노튼 정리를 실험적으로 입증하였다.
RL값을 다르게 한 다른 3번의 실험의 계산 과정은 모두 동일하므로, 생략하도록 하겠다. ① 회로 해석에서의 중첩 정리의 이용
② 중첩 정리의 실험적 입증
③ 중첩 정리를 이용한 회로 해석
④ 회
|
|
|
노튼의 정리를 이용하여 등가 전류와 등가 저항을 구하였으므로 다음과 같이 간단한 회로로 나타낼 수 있다.
부하 저항에 흐르는 전류 는 전류 분배의 법칙을 이용하여 의 값을 다음과 같이 구할 수 있다. 혹은 기존의 등가 저항과 부하 저항
|
|
|
노튼의 정리(Norton's theorem)
2개의 독립된 회로망을 접속하였을 때 전원회로를 하나의 전류원과 병렬 저항으로 대치한다.
#1.Go : 전류원을 개방하고 출력단에서 구한 합성저항.
#2.등가전류원(Is) : 부하저항을 단락(short)시켰을 때, 단락 도선에 흐
|
|
|
정리와 노튼의 정리를 이용하여 복잡한 회로를 간단히 바꾸어 부하 저항을 연결했을 때의 전압 및 전류의 값을 측정하는 실험이었다. 실험1을 통해 테브난 등가 전압과 테브난 등가 저항을 계산 및 측정할 수 있었다. 또한 실험2를 통해 노튼
|
|
|
정리에 의한 전위차, 전류값
V = = 7.5 ∴ V = 7.5V
I = = 0.375 ∴ I = 0.375mA - 목 차 -
1. 제 목
2. 목 적
3. 실험 내용
(1) 관련 이론
• 중첩 정리
• 테브난 정리
• 노튼 정리
4. 시뮬레이션
(1) 회로 4-1
(2) 회
|
|
 |
그 림 3 ≫
10[V] 전원 값을 제거 했을 때의 각각에 걸리는 전류 값과 15[V] 전원 값을 제거 했을 때의 전류 값들의 합을 더하면 원래 회로의 전류 값과 같다는 사실을 알 수 있다. ● 중첩의 원리
● 테브난의 정리
● 노턴의 정리
|
|
 |
중첩의 정리 등 다양한 회로 해석 방법에 대하여 실험을 통하여 이해하고, 그 원리를 습득할수 있엇습니다. 1. 기업분석
- PCB산업 업계의 현황
1. 산업의 특성 2. 산업의 성장성 3. 경쟁요소
- 대덕전자의 현황
2. 자기소개서
2.1 우
|
|
메뉴펼치기
