차동 증폭기 회로예비레포트

소개글

차동 증폭기 회로예비레포트에 대한 보고서 자료입니다.

본문내용

표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
차동 증폭기 회로
실험 일자
2020년 11 월 18 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
차동 증폭기(differential amplifier)
아날로그 집적회로(IC: integrated circuit)를 구성하는 기본적인 기능 블록으로서 연산 증폭기와 비교기 IC의 입력단으로 사용된다. 차동 증폭기는 두 개의 입력단자와 한 개 또는 두 개의 출력단자를 가지면, 두 입력신호의 차를 증폭하는 기능을 갖는다.
BJT 차동증폭기
두 개의 NPN 트랜지스터 Q1, Q2가 이미터 결합 차동쌍을 구성하고 있으며, 이 트랜지스터 들은 정전류원 IEE에 의해 선형영역으로 바이어스되어 있음. 차동쌍을 구성하는 두 트랜지스터는 특성이 정합(matched)되었다고 가정. 정전류원의 출력저항 RO는 클수록 바람직하며, 여기서는 RO=∞인 이상적인 정전류원을 가정. 입력: VI1,VI2출력: VC1,VC2
Chapter2. 실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.8 차동 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Freq= 10 kHz, = 20 mV로 하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time = . (단, 트랜지스터의 제조사에 따라 실제 증폭율과 차이를 보일 수 있음)
Schematic (Differential mode)
Differential Mode (vi+, vi-, vo1, vo2)
Schematic(Common mode)
Common Mode(vi+, vi-, vo1, vo2)
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
[전기 전자 통신공학도를 위한 기초회로실험]
강경인 저ㅣ문은당

키워드

한양대,   회로실험,   전자회로실험,   기초회로실험,   회로이론,   논리회로실험,   실험레포트,   예비레포트,   결과레포트