연산 증폭기 예비보고서

소개글

연산 증폭기 예비보고서에 대한 보고서 자료입니다.

목차

1. 연산 증폭기
2. 이상적인 연산 증폭기
3. 실제 연산 증폭기
4. 가상 단락, 가상 접지
5. 반전 증폭기
6. 비반전 증폭기
7. 가산 증폭기
8. 연산 증폭기의 교류동작(슬루현상)
실험 방법
실험 1. 비반전 증폭기
실험 2. 반전 증폭기
시뮬레이션 결과

본문내용

연산 증폭기를 이용한 다양한 회로를 구성하고 출력 전압을 측정하여
이득율을 구해본다.
기초 이론
1. 연산 증폭기
두 개의 차동입력과 한 개의 단일 출력을 가지는 직류 연결형 고이득 전압 증폭
기이다. 입력 단자 간 전위차보다 대개 백배에서 수천 배 큰 출력 전압을 생성한
다. 온도 변화에 거의 의존하지 않으며 복잡한 회로설계에서 인기가 있다.
2. 이상적인 연산 증폭기
가장 이상적으로 동작하는 증폭기로 ????+와 ????−의 전압은 0이 되고 ????+,????−에 들어가
는 전류는 0이 된다. 이득이 무한대이며 출력 임피던스는 0, 노이즈는 존재하지
않는다.
3. 실제 연산 증폭기
이득은 유한하다. 출력 임피던스는 0이 아니고 연산 증폭기 자체에 에너지 손실
이 있다. 또한 변수들이 온도의 영향을 받고 노이즈가 존재한다.
4. 가상 단락, 가상 접지
연산 증폭기의 두 입력 단자는 전압이 0에 가깝지만 임피던스는 무한대에 가까워
입력 전류는 0에 가깝다는 개념을 가상 단락이라고 한다. 비반전 입력을 접지시
키면 가상 단락에 의해 반전 단자가 접지되어 있는 것처럼 보인다는 개념을 가상
접지라고 한다.

키워드

전자물리학실험,   연산 증폭기,   비반전 증폭기,   반전 증폭기,   가산 증폭기,   가상 단락,   가상 접지,   슬루현상,   이득,   출력 임피던스