전자회로실험 트랜지스터의 바이어스 실험 (PSpice 첨부) 레포트

소개글

전자회로실험 트랜지스터의 바이어스 실험 (PSpice 첨부) 레포트에 대한 보고서 자료입니다.

목차

1. 실험 목표

2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개

3. PSpice 시뮬레이션
3-1 시뮬레이션 준비물
3-2 시뮬레이션 과정
3-3 시뮬레이션 결과

4. 실험
4-1 실험 준비물
4-2 실험 과정
4-3 실험 결과


5. 참고문헌

본문내용

순방향으로 바이어스 된다는 사실에 착안하면, 에미터 단자전압 VB는 VB-VBE가 된다. 에미터 전압이 결정되면 에미터 가지저항 RE에 흐르는 전류도 옴의 법칙에 의해 구할 수 있다.
- 전압 분배 바이어스는 온도 변화에 따른 동작점의 변화가 매우 미미하여 매우 안정화된 동작점을 제공하기 때문에 매우 널리 사용되고 있는 추세이다.
④ 컬렉터 귀환 바이어스 : 컬렉터 귀환 바이어스는 베이스 저항 RB를 전압원 VCC에 직접 연결하지 않고 컬렉터로 귀환시킨 구조를 가지고 있으며, 컬렉터 전압은 베이스-에미터 접합 JBE에 바이어스를 걸기 위한 것이다.
- 이러한 피드백 연결은 BDC에 대한 영향을 줄여 매우 안정된 동작점을 얻을 수 있으며, 회로 구성 시 요구되는 부품이 매우 적다는 장점을 가지고 있다.
※ 전자회로 실험 P.60 그림 8-1 (바이폴라 트랜지스터에 대한 바이어스 형태)
3. 공식
베이스 바이어스
(1)
(2)
(3)
에미터 바이어스
(1)
만약, 이면,
(2)
(3)
(4)
전압분배 바이어스
(1)
(2)
(3)
(4)
컬렉터 귀환 바이어스
(1)
(2)
(3)
3. 실험
3-1 실험부품
470Ω, 2KΩ, 6.8KΩ, 33KΩ, 360KΩ, 1MΩ, 2N3904
3-2 실험절차 ①
P.62의 그림 8-2의 회로를 구성한다. 표 8-1에 나타난 파라미터들을 계산하고 측정하여 기록한다.
그림 8-2의 회로에서 VCE(off)와 IC(sat)를 측정하여 DC 부하선을 도시한다.
Q1, Q2, Q3에 대해 측정된 VCE와 IC 값을 표시하고, Q점이 DC 부하선상에 있는지 확인한다.
3-2 실험절차 ②
P.63의 그림 8-4의 회로를 구성한다. 표 8-3에 나타난 파라미터들을 계산하고 측정하여 기록한다.
그림 8-4의 회로에서 VCE(off)와 IC(sat)을 측정하여 DC 부하선을 도시한다.
Q1, Q2, Q3에 대해 측정된 VCE와 IC 값을 표시해보고, Q점이 DC 부하선상에 있는지 확인한다.
3-2 실험절차 ③
P.64의 그림 8-6의 회로를 구성한다. 표 8-3에 나타난 파라미터들을 계산하고 측정하여 기록한다.
그림 8-6의 회로에서 VCE(off)와 IC(sat)을 측정하여 DC 부하선을 도시한다.
Q1, Q2, Q3에 대해 측정된 VCE와 IC 값을 표시해보고, Q점이 DC 부하선상에 있는지 확인한다.
4. PSpice 시뮬레이션 회로도
※ 그림 8-2의 회로도
※ 그림 8-4의 회로도
※ 그림 8-6의 회로도
4-1. PSpice 시뮬레이션 결과
※ 그림 8-2의 시뮬레이션 결과
※ 그림 8-4의 시뮬레이션 결과
※ 그림 8-6의 시뮬레이션 결과
5. 데이터 시트
※이번에 사용한 소자는 트랜지스터 2N3904입니다.
6. 실제 실험 결과
① P. 62 그림 8-2의 회로 실험 결과
파라미터
계산값
측정값
오차율
Q1
Q2
Q3
Q1
Q2
Q3
VRB
11.3V
11.2V
11.18V
11.24V
0.88%
1.06%
0.54%
IB
11.3uA
11.4uA
11.39uA
11.37uA
0.88%
0.79%
0.61%
IC
2.7mA
2.62mA
2.1mA
2.4mA
2.96%
22.2%
11.1%
VRC
5.42V
5.1V
4.1V
5.2V
5.9%
24.3%
4.05%
VC
6.58V
6.9V
7.9V
6.7V
4.8%
20%
1.8%
①-1 P. 62 그림 8-3 DC 부하선 상에 있는 Q1, Q2, Q3
② P. 63 그림 8-4의 회로 실험 결과
파라미터
계산값
측정값
오차율
Q1
Q2
Q3
Q1
Q2
Q3
VB
1.93V
1.95V
1.97V
1.97V
1.03%
2.07%
2.07%
VE
1.23V
1.27V
1.25V
1.25V
3.25%
1.62%
1.62%
IE = IC
2.6mA
2.7mA
2.5mA
2.7mA
3.84%
3.84%
3.84%
VRC
5.2V
5.3V
5.3V
5.4V
1.92%
1.92%
3.84%
VC
6.8V
6.57V
6.59V
6.67V
3.38%
3.08%
1.91%
②-1 P. 63 그림 8-5 DC 부하선 상에 있는 Q1, Q2, Q3
③ P. 64 그림 8-6의 회로 실험 결과
파라미터
계산값
측정값
오차율
Q1
Q2
Q3
Q1
Q2
Q3
IC
31.3uA
32uA
31uA
33uA
2.23%
0.95%
5.43%
VRC
11.2V
11.1V
11V
11.13V
0.89%
1.78%
0.625%
VC
0.7V
0.7V
0.71V
0.72V
0%
1.42%
2.85%
③-1 P. 64 그림 8-7 DC 부하선 상에 있는 Q1, Q2, Q3
※ 실험 결과 설명
- 우선, 그림 8-3의 DC 부하선에서의 IC의 단위는 mA이며, VCE의 단위는 V입니다. 그림 8-5의 DC 부하선에서의 IC 단위는 mA이며, VCE의 단위는 V입니다. 그림 8-7의 DC 부하선에서의 IC 단위는 uA이며, VCE의 단위는 V입니다.
- 3개의 DC 부하선을 XY 그래프로 본다면, X절편의 값이 각각 12V, 12V, 0.7V인 이유는 저희 구성한 회로는 변수가 없는 상수값으로 이루어진 회로입니다. 즉, 각각의 전원의 값이 상수로 고정되어 있으므로 X절편의 값은 고정됩니다.
- 각 3개의 DC 부하선의 결과에서 알 수 있듯이, 모든 Q1, Q2, Q3점은 DC 부하선 위에 존재했으며, DC 부하선은 좌상향 형태의 그래프로 IC의 값이 클수록 VCE의 값은 작아지는 것을 알 수 있습니다.
- 실험 결과와 이론값의 오차가 난 이유를 생각해보면 저항의 오차범위와 마모, 브래드 보드의 불확실성, 멀티미터의 불확실성을 생각해볼 수 있었습니다.
- 저항의 4번째 컬러코드는 금색으로 모두 오차 범위 ±5%를 내포하고 있었습니다. 즉, 이 저항은 완벽하게 떨어지는 값이 아니므로 오차가 났을 가능성이 있습니다.
- 저희가 사용한 브래드 보드는 3년 전부터 꾸준히 사용해온 보드로, 모든 전자기기가 그렇듯 마모가 되어 제대로 된 값이 도출되지 않았을 가능성이 있습니다.
8. 참고문헌
전자회로실험 P.60~67
데이터 시트 검색엔진 https://www.alldatasheet.co.kr/

키워드

Pspice,   기초전자실험,   전자회로실험,   트랜지스터,   바이어스