디지털시스템 2비트비교기,비트,4비트 슬라이스, MOD5,12카운터
본 자료는 6페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
해당 자료는 6페이지 까지만 미리보기를 제공합니다.
6페이지 이후부터 다운로드 후 확인할 수 있습니다.

목차

1.2비트 비교기

2.비트 슬라이스(Bit Slice) ALU

3.4 비트 슬라이스(Bit Slice) ALU

4.MOD 5 카운터(Counter)

5.MOD 12 카운터(Counter)

본문내용

해 살펴보도록 하자.
_결과 그래프 및 타당성 검증.
결과파일이 열리지 않습니다... 실험때는 분명 결과를 확인했음에도 불구하고...
결과파일이 열리지 않는데다가... 입력값을 다시 주고 실험했을 때 입력값이 먹지않았습니다.. 이런 경우는 처음입니다.. 1비트 슬라이스 ALU와 4비트 슬라이스 ALU의 모든 오류를 체크했음에도 불구하고 회로상의 이상은 없습니다만... 알수가 없었습니다^^; 죄송합니다. 하지만 수업시간에 했을 때는 분명 결과를 확인했으니 그일로 대신하려고 합니다.^^_
제목 : MOD 5 카운터(Counter)
실습 날짜 : 11월 22일
목적 : MOD 5 카운터의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
_고찰
MOD 5 카운터는 MOD 4 카운터에서 연장된 것이다. MOD 4 카운터에 대해 간략하게 살펴보면 다음과 같다.
MOD 4 카운터 진리표
현 출력
(AB)
다음출력
(AB)
D입력
(
D_{ A } D_{ B }
)
00
01
01
01
10
10
10
11
11
11
00
00
따라서
D_{ A }
= A'B + AB' = A
OPLUS
B이고
D_{ B }
= A'B' + AB'이다. 이제 MOD 5 카운터를 보자. 4에서 5로 늘어났으므로 입력수가 하나 늘어났으며 출력도 하나 더 늘어날 것이다. 진리표를 살펴보자.
MOD 5 카운터 진리표
현 출력
(ABC)
다음출력
(ABC)
D입력
(
D_{ A } D_{ B } D_{ C }
)
000
001
001
001
010
010
010
011
011
011
100
100
100
000
000
이므로
D_{ A }
= A'BC
D_{ B }
= A'B'C + A'BC' = A'(B
OPLUS
C)
D_{ C }
= A'B'C' + A'BC' = A'C'(B+B') = A'C' 이다.
실험을 통해 살펴보도록 하자.
_결과 그래프 및 타당성 검증.
1. CLK = 1, CLR = 1 의 계산을 행했을 때. (176ns)
CLK = 1, CLR = 1 의 연산을 행했을 때 A = 0, B = 0, C = 0의 값이 나오는 것을 알 수가 있다. 계속해서 다음 실험...
2. CLK = 0, CLR = 1 의 계산을 행했을 때. (124ns)
이번에는 CLK = 0, CLR = 1의 값을 입력한 결과 A = 0, B = 0, C = 1의 값이 나옴을 알 수가 있다. 따라서 이번 실험역시 참이라는 것을 알 수가 있다._
제목 : MOD 12 카운터(Counter)
실습 날짜 : 11월 22일
목적 : MOD 12 카운터의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
_고찰
MOD 12 카운터는 앞에서 말했던대로 MOD N카운터의 연장판이다. 12카운터를 세려면 12개로 연장을 해야하는데 12개가 되면 회로도의 구현에 있어서 슬라이스를 4개 사용해야 하는 것을 알 수가 있다. 진리표를 통해 알아보도록 하자.
현재 출력
다음 출력
D 출력
A B C D
A B C D
Da Db Dc Dd
0
0 0 0 0
0 0 0 1
0 0 0 1
1
0 0 0 1
0 0 1 0
0 0 1 0
2
0 0 1 0
0 0 1 1
0 0 1 1
3
0 0 1 1
0 1 0 0
0 1 0 0
4
0 1 0 0
0 1 0 1
0 1 0 1
5
0 1 0 1
0 1 1 0
0 1 1 0
6
0 1 1 0
0 1 1 1
0 1 1 1
7
0 1 1 1
1 0 0 0
1 0 0 0
8
1 0 0 0
1 0 0 1
1 0 0 1
9
1 0 0 1
1 0 1 0
1 0 1 0
10
1 0 1 0
1 0 1 1
1 0 1 1
11
1 0 1 1
0 0 0 0
0 0 0 0
12
X X X X
X X X X
X X X X
13
X X X X
X X X X
X X X X
14
X X X X
X X X X
X X X X
15
X X X X
X X X X
X X X X
MOD 12 카운터의 진리표
D_{ A }
= A'BCD + AB'C'D' + AB'C'D +AB'CD' +AB'CD
= AC' + AD' + BCD
AB
CD
A'B'
A'B
AB
AB'
C'D'
C'D
1
CD
1
X
X
X
CD'
1
1
1
1
D_{ B }
= A'B'CD +A'BC'D' +A'BC'D +A'BCD' +AB'CD +ABC'D'
= BC' + BD' + A'B'CD
AB
CD
A'B'
A'B
AB
AB'
C'D'
1
C'D
1
1
1
CD
1
X
X
X
CD'
D_{ C }
= A'B'C'D +A'B'CD' +A'BC'D +A'BCD' +AB'C'D +AB'CD'
= C'D + CD'
= C D
AB
CD
A'B'
A'B
AB
AB'
C'D'
1
1
C'D
1
1
CD
X
X
X
CD'
1
1
D_{ D }
= A'B'C'D' +A'B'CD' +A'BC'D' +A'BCD' +AB'C'D' +AB'CD' +ABC'D'
= D
AB
CD
A'B'
A'B
AB
AB'
C'D'
1
1
C'D
1
1
CD
1
X
X
X
CD'
1
1
_결과 그래프 및 타당성 검증.
1. CLK = 0, IN = 0 의 계산을 행했을 때. (1.316ns)
입력값을 살펴보면 위와 같다. CLK = 0, CLR = 0 의 값을 입력했을 때 A = 1, B = 0, C = 1, D = 1 의 값을 출력했음을 알 수가 있다. 진리표에서 살펴본 바와 같이 11의 값이다. 계속해서 다음값을 알아보자.
2. CLK = 0, IN = 0 의 계산을 행했을 때. (1.478ns)
다음 실험이다. 이번 실험값은 조금전에 행했던 실험인 CLK = 0, CLR = 0 의 값을 입력했을 때 A = 1, B = 0, C = 1, D = 1 의 결과 다음값이다. 이전의 값이 11에 해당했는데 그 다음은 12의 값이다. 그런데 이 실험은 MOD 12 카운터이므로 12의 값에 다음값을 적용하려면 0의 값을 적용해야한다. 그래야 계속해서 루틴이 성립되기 때문이다. 따라서 0의 값에 해당하는 A = 0, B = 0, C = 0, D = 0 의 값이 나왔음을 알 수가 있다. 이번실험은 참이며 회로도와 결과를 토대로 참이라는 것을 알 수가 있다._
수고하셨습니다_

키워드

  • 가격2,300
  • 페이지수18페이지
  • 등록일2002.12.17
  • 저작시기2002.12
  • 파일형식한글(hwp)
  • 자료번호#215646
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니