목차
Ⅰ. 동기식 카운터
1. 기재 및 부품
2. 회로 및 이론 정리
3. JK 플립플롭에 의한 동기식 카운터
Ⅱ. 비동기식 카운터
1. 비동기식 couter-up 카운터
2. 비동기식 counter-down카운터
3. 비동기식 up/down 카운터
1. 기재 및 부품
2. 회로 및 이론 정리
3. JK 플립플롭에 의한 동기식 카운터
Ⅱ. 비동기식 카운터
1. 비동기식 couter-up 카운터
2. 비동기식 counter-down카운터
3. 비동기식 up/down 카운터
본문내용
Ⅰ. 동기식 카운터
1. 기재 및 부품
AND 게이트 7408 2개, JK 플립플롭(AND 게이트 입력) 7472 2개, JK 플립플롭
7473 저항 820[Ω], 4비트 만능시프트 레지스터, 단일 펄스 발생기 부품
2. 회로 및 이론 정리
▶비동기식 카운터의 플립플롭 동작은 전단의 출력에 의하여 트리거
▶비동기식 카운터에서 종속된 플립플롭의 단수가 늘어날수록 전송지연이 발생
▶TTL 플립플롭의 경우 대체적으로 한 개의 플립플롭이 갖는 지연 시간은
25[ns]정도
▶4개의 플립플롭을 종속접속하여 16진 카운터를 구성한 경우 클럭펄스와 최종
단의 출력사이에는 100[ns]정도의 전송지연이 발생
▶전송지연은 사용할수 있는 최대 클럭 주파수를 제한
▶한 상태와 다음 상태사이에 잠정적으로 중간상태가 존재할 수 있어 논리상의
에러를 유발 T- 플립플롭에 의한 동기식 카운터
▶T- 플립플롭은 2진 계수동작을 할수 있다
▶AND 게이트를 통하여 각 플립플롭의 T입력을 클럭 펄스와 동기시켜 동기식 가
산 카운터를 구성할수 있다
▶클럭 펄스 입력 Cp는 모든 단의 플립플롭 T단자에 접속되어 있는 AND 게이트
의 입력에 접속되어 있어 클럭펄스가 변화될 때 동시에 각 플립플롭의 T입력도 변화
▶n단의 카운터를 구성하려면 n-1개의 AND 게이트가 필요하고 종단의 AND 게
이트는 n개의 입력을 가져야 하므로 회로가 복잡해 진다
▶couter-up 카운터를 구성하는 경우 Q대신 Q'의 출력을 각단의 AND 게이트의
입력에 넣어 준다
3. JK 플립플롭에 의한 동기식 카운터
▶JK 플립플롭은 J=K=1일 때 T 플립플롭과 마찬가지로 2진 계수 동작
▶각 단의 플립플롭이 세트(Q=1)될 때 마다 AND 게이트를 통하여 J=k=1이 되도록 한다
▶클럭 펄스는 각단의 플립플롭에 모두 동시에 가해주면 동기식 카운터를 구성
▶ 동기식 couter-up 카운터로 하려면 Q를 J,K에 넣어 주면 된다
1. 기재 및 부품
AND 게이트 7408 2개, JK 플립플롭(AND 게이트 입력) 7472 2개, JK 플립플롭
7473 저항 820[Ω], 4비트 만능시프트 레지스터, 단일 펄스 발생기 부품
2. 회로 및 이론 정리
▶비동기식 카운터의 플립플롭 동작은 전단의 출력에 의하여 트리거
▶비동기식 카운터에서 종속된 플립플롭의 단수가 늘어날수록 전송지연이 발생
▶TTL 플립플롭의 경우 대체적으로 한 개의 플립플롭이 갖는 지연 시간은
25[ns]정도
▶4개의 플립플롭을 종속접속하여 16진 카운터를 구성한 경우 클럭펄스와 최종
단의 출력사이에는 100[ns]정도의 전송지연이 발생
▶전송지연은 사용할수 있는 최대 클럭 주파수를 제한
▶한 상태와 다음 상태사이에 잠정적으로 중간상태가 존재할 수 있어 논리상의
에러를 유발 T- 플립플롭에 의한 동기식 카운터
▶T- 플립플롭은 2진 계수동작을 할수 있다
▶AND 게이트를 통하여 각 플립플롭의 T입력을 클럭 펄스와 동기시켜 동기식 가
산 카운터를 구성할수 있다
▶클럭 펄스 입력 Cp는 모든 단의 플립플롭 T단자에 접속되어 있는 AND 게이트
의 입력에 접속되어 있어 클럭펄스가 변화될 때 동시에 각 플립플롭의 T입력도 변화
▶n단의 카운터를 구성하려면 n-1개의 AND 게이트가 필요하고 종단의 AND 게
이트는 n개의 입력을 가져야 하므로 회로가 복잡해 진다
▶couter-up 카운터를 구성하는 경우 Q대신 Q'의 출력을 각단의 AND 게이트의
입력에 넣어 준다
3. JK 플립플롭에 의한 동기식 카운터
▶JK 플립플롭은 J=K=1일 때 T 플립플롭과 마찬가지로 2진 계수 동작
▶각 단의 플립플롭이 세트(Q=1)될 때 마다 AND 게이트를 통하여 J=k=1이 되도록 한다
▶클럭 펄스는 각단의 플립플롭에 모두 동시에 가해주면 동기식 카운터를 구성
▶ 동기식 couter-up 카운터로 하려면 Q를 J,K에 넣어 주면 된다
추천자료
중앙처리장치 구조
60mod full outnumlion counter
D/A &A/D 변화기
온라인 게임 서든 어택
2 Bit Up/Down Binary Counter
세그먼트 구현 소스 및 컴파일
PSPICE로 시뮬까지 돌린 디지털시계 프로젝트 보고서 입니다.
Maxplus를 활용한 T-F/F 디지털시계.
[논리회로실험] 실험12. 디코딩 및 엔코딩 예비보고서
최신 디지털 공학 실험 10판 실험결과보고서 20
결과보고서 실험 7. 복호기와 부호기(Decoder & Encoder)
디지털시계 설계
성과평가
기초전기전자 실험 - 전자 주사위 만들기