공통 소스 증폭기

목차

1. 목적

2. 이론

3. 실험기기

4. 시뮬레이션

본문내용

놓아야 한다.
소오스 저항 효과
그림 2-1(d)는 소스 저항이 변화할 때 Q점이 어떻게 변화하는가를 표시하고 있다. 가 커질 때 Q점은 전달 콘덕턴스 특성곡선에서 훨씬 아래쪽에 있게 되고 드레인 전류는 작아진다. 그러나 가 작을 때는 Q점은 전달 콘덕턴스 특성곡선의 위쪽에 나타나며 드레인 전류가 증가한다. 의 최적값은 Q점을 전달 콘덕턴스 특성곡선의 중앙 근처에 설정하는 저항값이다.
3) 전압분배기와 소스 바이어스
자기 바이어스는 Q점을 안정화시키기 위한 한 가지 바이어스 방법이다. 이 절에서는 쌍극성 트랜지스터에서 사용되었던 방법과 유사한 2가지의 바이어스 법을 설명한다.
전압분배 바이어스
그림 2-4(a)는 JFET의 바이어스를 좋게 하는 방법 중의 하나를 표시하고 있다. 이런 개념은 쌍극성 트랜지스터에 사용되었던 전압 분배기와 유사하다. 게이트에 식 (2-5)과 같은 테브닌 전압 가 적용된다.
(2-5)
이것은 접지점에 대한 게이트의 직류전압이다. 접지점에 대한 소스 전압은 때문에 식 (2-6)로 구해진다.
(2-6)
따라서 드레인 전류는 식 (2-7)처럼 표시된다.
(2-7)
그리고 접지점에 대한 직류 드레인 전압은 식 (2-8)과 같다.
(2-8)
만약 식 (2-7)에서 가 를 스왐핑시킬 만큼 충분히 크다면 드레인 전류는 어느 JFET에서도 그림 2-4(b)처럼 거의 일정하게 된다.
그림 2-4 (a) 전압분배기 바이어스 (b) 이상적으로 일정한 드레인
(c) 약간 변하는 드레인 전류
그러나 문제점이 하나 있다면 쌍극성 트랜지스터에서는 가 약0.7V로 한 트랜지스터에서 다음 트랜지스터로 약간의 변화만 있을 뿐이지만, JFET에서는 하나의 JFET에서 다음 JFET로 가 수 V씩 변화한다는 점이다. 일반적인 공급전원은 를 스왐핑하기에 충분할 정도로 큰 를 만드는 것은 매우 어렵기 때문에 전압 분배기 바이어스는 쌍극성 트랜지스터보다 JFET에서 비효율적이다.
만약 식 (2-7)을 그림으로 나타내면, 그림 2-4(c)에 보여진 바이어스 선을 구할 수 있다. 주의할 것은 드레인 전류가 에서 까지 아주 조금 증가했다는 것인데, 가 커지면 바이어스 선은 더욱 수평으로 된다. 그러나 를 얼마나 크게 하는지는 제한되어 있기 때문에 비록 가 크게 개선되었다 하더라도 전압 분배기 바이어스는 우리가 원하는 고정된 Q점을 제공하기가 어렵다.
소스 바이어스
그림 2-5는 소스 바이어스를 표시하고 있다(에미터 바이어스와 유사함). 소스 바이어스의 개념은 에서의 변화를 스왐핑하는 것으로 대부분의 가 저항 양단에서 나타나고, 드레인 전류는 대략 와 같아지고 정확한 값은 식 (2-9)에 의해서 구해진다.
(2-9)
소스 바이어스가 잘 동작하기 위해서 는 보다 당연히 커야하며, 일반적인 의 범위는 -1V에서 -5V이므로 일반적인 전원전압에서는 완전한 스왐핑은 어렵게 된다.
그림 3-5 소오스 바이어스
2전원 바이어스
+공급전원과 -공급전원이 사용되어질 때 그림 2-6(a)와 같은 전류원 바이어스를 사용할 수 있다. 쌍극성 트랜지스터가 에미터 바이어스로 되면 컬렉터 전류는 식 (2-10)처럼 구해진다.
(2-10)
쌍극성 트랜지스터는 전류원처럼 동작하기 때문에 JFET의 드레인 전류도 쌍극성 트랜지스터의 컬렉터 전류와 같다.
그림 2-6(b)는 전류원 바이어스가 얼마나 효과적인가를 표시하고 있다.
(a) (b)
그림 2-6 (a)전류원 바이어스 (b) 일정한 드레인 전류
그래서 가 일정하면 두 Q점에서의 드레인 전류는 같아진다. 전류원은 효과적으로 의 영향을 배제시키며 비록 각 Q점에서의 가 다르더라도 드레인 전류에는 더 이상 영향을 미치지 못한다.
4) 공통-소스 증폭기
소신호 등가회로 모델로 대체하면 바이어스 전류 전원이 개방 회로를 대체된다.
증폭기 입력 저항 , 출력 저항 , 그리고 전압 이득 는 다음과 같이 구할 수 있다.
출력 저항 에 을 ∞로 놓음으로써 얻어지는 개방-회로 전압 이득 ,
공통-소스 증폭기가 높은 입력 저항, 큰 마이너스 전압 이득, 그리고 큰 출력 저항을 제공한다는 것을 알 수 있다. 물론, 마지막 특성은 전압 증폭기로서는 바람직한 것이 아니다.
3. 실험기기
전원공급 장치 1대
Oscilloscope 1대 (2채널)
Function generator 1대 (100Hz ~ 1MHz)
JFET : K30A
저항 : 12kΩ 2개, 22kΩ 1개, 470kΩ 1개, 10kΩ 1개
커패시터 :0.1㎌ 2개, 10㎌ 1개 (전해)
4. 시뮬레이션

키워드

JFET,   공통 소스 증폭기,   바이어스,   증폭기