[DLD실험7]카운터

목차

실험7. 카운터

관련이론

○ 카운터

○ 비동기식 카운터

○ 동기식 카운터

실험계획

Pspice 시뮬레이션 결과

Reference

본문내용

1
0
x
x
0
1
x
0
1
1
1
0
0
1
x
x
1
x
1
1
0
0
1
0
1
x
0
0
x
1
x
1
0
1
0
0
0
x
1
0
x
x
1
1
1
0
x
x
x
x
x
x
x
x
x
1
1
1
x
x
x
x
x
x
x
x
x
(b) 여기표
(c) 논리식

(d) 회로도
실험계획
1. 그림 7-1의 비동기식 10진 카운터를 구성하여라.
: J와 K입력을 1로 하고 회로도상 CLR입력을 초기에 설정해줘야 하기 때문에 NAND와 AND 게이트를 조합하여 설계한다.
2. 표 7-3의 카운터 상태표를 기록하고 표 7-1과 결과를 비교하여라.
: 0부터 9까지 카운터를 하고 다시 0으로 되는지 확인한다.
3. 그림 7-4의 modular-3 카운터를 구성하여라.
: 위의 비동기식 카운터와 비교하면서 Clock을 어떻게 주는지 유의한다.
4. clear 입력을 0에서 1로 바꾸어 Q1Q2=00으로 만든다.
5. 클럭입력에 펄스를 주어서 Q1Q2를 표 7-4에 기록한다.
5. 표 7-2와 표 7-4의 결과를 비교하여라.
: 이론치와 실험치가 같게 나오는지 확인하고 비동기식과도 비교해본다.
Pspice 시뮬레이션 결과
비동기식 10진 카운터
Modular-3 카운터
Reference
1. http://princess.kongju.ac.kr/DigitalMain/framekor.htm
2. http://www.e-mirim.hs.kr/cyberroom_computer/computer07.jsp(미림여자정보과학고등학교)
3. Didital Logic Application And Design, Yarbrough

키워드

카운터,   동기식 카운터,   비동기식 카운터