목차
1.실험 목적
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
3.실험 방법
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
3.실험 방법
본문내용
타이밍도에 나타낸다.
(2) 실험 2 : D-FF의 실험
아래 그림은 D-FF 소자 7474 회로를 나타낸 것이다. 데이터 D와 클럭 CP의 변화에 따른 출력 와 를 측정하여 표와 타이밍도에 결과를 나타낸다. 클럭펄스를 인가하기 전에 CLR와 PR은 +Vcc에 접속한다. 소자의 14번 핀은 +Vcc에 연결하고, 7번 핀은 접지한다.
①실험 1의 ①~⑤과정을 반복한다.
(3) 실험 3 : 토글동작 하는 D-FF의 실험
아래 그림은 D-FF 7474 소자 2개를 직렬로 연결하여 클럭 주파수의 2분주 및 4분주 출력을 얻는 회로이다. 이 회로를 꾸미고, 첫 번째 D-FF의 출력 에서의 파형과 두 번째 D-FF의 출력 에서의 파형에 대한 주파수를 클럭 주파수와 비교한다. 이때 클럭 신호는 100[Hz] 구형파를 인가한다. 클럭펄스를 인가하기 전에 CLR과 PR은 +Vcc에 접속한다. 소자의 14번 핀은 +VCC에 연결하고, 7번 핀은 접지한다. 그 결과는 타이밍도에 나타낸다.
① 실험 1의 ①~③을 반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다.
(2) 실험 2 : D-FF의 실험
아래 그림은 D-FF 소자 7474 회로를 나타낸 것이다. 데이터 D와 클럭 CP의 변화에 따른 출력 와 를 측정하여 표와 타이밍도에 결과를 나타낸다. 클럭펄스를 인가하기 전에 CLR와 PR은 +Vcc에 접속한다. 소자의 14번 핀은 +Vcc에 연결하고, 7번 핀은 접지한다.
①실험 1의 ①~⑤과정을 반복한다.
(3) 실험 3 : 토글동작 하는 D-FF의 실험
아래 그림은 D-FF 7474 소자 2개를 직렬로 연결하여 클럭 주파수의 2분주 및 4분주 출력을 얻는 회로이다. 이 회로를 꾸미고, 첫 번째 D-FF의 출력 에서의 파형과 두 번째 D-FF의 출력 에서의 파형에 대한 주파수를 클럭 주파수와 비교한다. 이때 클럭 신호는 100[Hz] 구형파를 인가한다. 클럭펄스를 인가하기 전에 CLR과 PR은 +Vcc에 접속한다. 소자의 14번 핀은 +VCC에 연결하고, 7번 핀은 접지한다. 그 결과는 타이밍도에 나타낸다.
① 실험 1의 ①~③을 반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다.
키워드
추천자료
N체분계수기와 10진계수기
Synchronus Counter
기초전자공학실험2 (synchronous counter)
동기식카운터synchronous
컴퓨터 논리회로
레지스터 실험 예비 보고서
최신 디지털 공학 실험 10판 실험결과보고서 19
[결과]실험21. 동기카운터 설계
설계보고서 - 1 digit 7진 UP/DOWN COUNTER 및 7-Seg, 표시회로 설계
자판기회로.ppt
[디지털 공학 실험] (결과) 07장 순차논리회로 설계 및 구현(1)
[마이크로프로세서응용실험] (예비) 실험 05: 타이머 인터럽트를 이용한 시계
순서논리회로 - 시프트레지스터 결과 보고서
디지털 회로 (자판기 회로 레포트)