결과보고서 실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)

목차

< 목 적 >

< 실험 과정 및 결과 >

< 실험 고찰 >

< 참고문헌 >

본문내용

플카운터는 0에서 9까지의 숫자를 카운팅한 뒤 다시 0으로 돌아가는 회로이다. 이 회로에서는 Clear 단자를 이용해서 회로가 9까지 카운팅되고 10이 카운팅 될 때 Clear 시켜 다시 0부터 카운팅 되게 설계하였다. 다음은 10진 동기식 Up 카운터를 만드는 실험으로 동기식 카운터는 앞서 만들어본 리플 카운터와 다르게 모든 플립플롭에 공통의 클럭 신호를 가한다. 그리고 Enable 이 되는 시점에 카운팅 하게 한다. 각 카운터는 우측에 있는 카운터로부터 입력되는 Enable 제어신호가 1일 때만 동작하도록 해야 하며 또한 자신의 좌측에 있는 카운터로 공급할 enable 신호를 만들어 출력해 주어야한다. 실험 결과 앞의 실험과 결과 값은 동일하게 10까지 카운팅 됨을 알 수 있다.
실험 과정과 결과, 실험을 진행하는 과정에서 클럭을 주며 Reset을 시켜주는 것은 실험을 하는데 매우 중요하다. 또한, 실험 전 충분한 공부와 내용 이해를 통해서 실험과정이 원활하게 이루어 질 수 있도록 해야 한다. 실험을 통해서 시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해하고, 또한 2진 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아보는데 큰 도움이 된 것 같다. 이를 바탕으로 비동기식카운터(asynchronous counter)와 동기식카운터(synchronous counter)의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법을 실험 과정과 결과를 통해 이해할 수 있었다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006

키워드

아주대,   논리회로실험,   결과,   시프트레지스터와 카운터