[A+받은]제4강. 전기전자 연산증폭기 실습

소개글

[A+받은]제4강. 전기전자 연산증폭기 실습에 대한 보고서 자료입니다.

본문내용

Output Impedance): Op Amp의 출력 임피던스와 R2쪽의 병렬 연결인데, Op Amp의 출력 임피던스는 거의 0 이므로, 0 이 된다.
③ 전압 이득 (Voltage Gain) : Av = Vout / Vin = 1 + (R2 / R1)
-가산기, 감산기
- 미분, 적분기
3. 다음과 같은 반전 증폭기 회로를 구성하고 출력 파형을 측정
- VCC5V
- Vs = 1V
- Vs를 2배 증폭하여 출력 파형을 측정 R1=500Ω R2=1KΩ
중심파형에서 아래로 2칸 정도 내려 갔다
- Vs를 6배 증폭하여 출력 파형을 측정 R1=500Ω R2=3KΩ
파형이 기본파형에서 6칸 조금 못되게 내려갔다. 6칸 내려가야 하는데 비율적으로 6배를 내려갔기 때문에 딱 6칸이 되지 못하는 이유이다.
━─

키워드

연산증폭기,   연산증폭기 실습,   함수발생기