본문내용
그림 4-10]
0
0
0
1
1
0
0
1
0
0
0
1
0
1
1
0
1
1
0
0
1
0
0
1
1
1
0
1
0
0
1
1
0
0
0
1
1
1
0
0
4) 논리회로로 간략 화된 부울 함수 실현
표 4-5
Input
Output
A
B
C
Y
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
0
Y의 간략 화된 논리식
A\'B\'C\'
A\'BC\'
ABC\'
AB\'C\'
A\'B\'C
A\'BC
ABC
AB\'C
00(A\'B\') 01(A\'B) 11(AB) 10(AB\')
0(C\')
1(C)
0
1
1
1
0
1
0
0
A\'B\' A\'B AB AB\'
C\'
C
A\'BC+ABC\'+A\'BC\'+AB\'C\' = A\'B+AC\'
4. 검토 및 고찰
드모르간의 정리에 대한 논리회로를 만들어 드모르간의 정리가 맞음을 확인하는 실험이라
결과 값이 예상이 쉬웠습니다. 하지만 지난번 실험들보다 회로자체가 좀 더 손이 많이 가고 예상했던 결과 값과 달리나와 회로에서 잘못된 점을 찾아내는데 시간이 오래 걸렸습니다.
마지막에 논리식을 간략하게 줄이는 Karmaugh map을 작성하고 이해를 하니 드모르간의 정리를 복습하게 되었습니다.
0
0
0
1
1
0
0
1
0
0
0
1
0
1
1
0
1
1
0
0
1
0
0
1
1
1
0
1
0
0
1
1
0
0
0
1
1
1
0
0
4) 논리회로로 간략 화된 부울 함수 실현
표 4-5
Input
Output
A
B
C
Y
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
0
Y의 간략 화된 논리식
A\'B\'C\'
A\'BC\'
ABC\'
AB\'C\'
A\'B\'C
A\'BC
ABC
AB\'C
00(A\'B\') 01(A\'B) 11(AB) 10(AB\')
0(C\')
1(C)
0
1
1
1
0
1
0
0
A\'B\' A\'B AB AB\'
C\'
C
A\'BC+ABC\'+A\'BC\'+AB\'C\' = A\'B+AC\'
4. 검토 및 고찰
드모르간의 정리에 대한 논리회로를 만들어 드모르간의 정리가 맞음을 확인하는 실험이라
결과 값이 예상이 쉬웠습니다. 하지만 지난번 실험들보다 회로자체가 좀 더 손이 많이 가고 예상했던 결과 값과 달리나와 회로에서 잘못된 점을 찾아내는데 시간이 오래 걸렸습니다.
마지막에 논리식을 간략하게 줄이는 Karmaugh map을 작성하고 이해를 하니 드모르간의 정리를 복습하게 되었습니다.
추천자료
가 산기(Adder) 조합 논리회로 병렬 가산기 코드 변환(Code Conversion)
7 세그먼트 논리회로 구현
[A+ 결과] 논리회로 실험 멀티플렉서와 디멀티플렉서 (Multiplexer & Demultiplexer)실험...
기본 논리회로 실험
TTL게이트와 PLD를 이용한 논리회로 실험 [3장 결과]
디지털논리설계
[논리회로실험설계] 한 자리 십진수 가산기
[논리회로실험] Basic Gates 결과 레포트
BCD - 7세그먼트를 이해&분석 한다. - 논리회로 설계
[실험] (예비) 4_논리 게이트 및 부울 함수의 구현 (AND, OR, NOT, NAND, NOR, XOR, XNOR의 ...
[실험] (결과) 4_논리 게이트 및 부울 함수의 구현 (AND, OR, NOT, NAND, NOR, XOR, XNOR의 ...
[ 대학레포트 ]논리회로 간소화 , BCD 무효코드 검출기에 대한 진리표, 카르노 맵을 이용한 ...
[ 대학레포트 ]논리회로 간소화 - BCD 무효코드검출기에 대한 진리표, 카르노맵을 이용한 표...
[전자공학 실험] 래치와 플립플롭 : SR 래치와 D 래치에 대한 논리회로를 이해하고, 각 래치...
소개글