본문내용
로 단락되고, 오직 고주파일 때만 트랜지스터 내부 캐패시터 와 가 중요하게 취급된다. 때때로 는 입력 부유 캐패시턴스, 는 출력 부유 캐패시턴스라고 불리운다.
그림 17-8
①밀러 정리에 의한 고주파 해석
그림 17-8(b)에서 는 입력단돠 출력단에 연결되어 있으므로 피드백 캐패시터이다. 이를 밀러 정리를 이용하여 입력부분과 출력부분으로 각각 분리하면 다음과 같다.
-----------------------------------------------(17.8)
----------------------------------------------(17.9)
밀러정리를 적용한 후의 고주파 등가회로를 그림 17-9에 도시하였으며, 이러한 두 개의 밀러 캐패시턴스는 고주파 입력 RC 회로와 고주파 출력 RC를 생성한다.
그림 17-9 밀러 정리 적용후의 고주파 등가회로
② 입력 RC 회로 (베이스 바이패스 회로)
고주파에서 입력회로는 그림 17-10(a)와 같이 되는데 여기서 바이패스 커패시터가 이미터와 접지 사이에 실효적으로 단락되므로 는 베이스에서의 입력임피던스이다. 와 는 병렬 결합시켜 자리를 바꾸면 그림 17-10(b)와 같이 단순화된 회로를 얻을 수 있다. 다음으로 캐패시터의 왼쪽 회로를 테브난 등가회로로 바꾸면 입력 RC 회로가 그림 17-10(c)와 같은 등가회로가 된다.
그림 17-10(c)에서 임계주파수 는 다음과 같이 결정된다.
---(17.10)
여기서 이다.
<--------------그림 17-10 고주파
입력 RC 회로의 전개
③ 출력 RC 회로 (컬렉터 바이패스 회로)
고주파 출력 RC 회로는 그림 17-11(a)와 같이 밀러 출력캐패시턴스와 컬렉터에서 바라본 저항으로 구성되었다. 그림 17-11(b)에 나타낸 것처럼 출력저항을 구하는 데 있어서 트랜지스터는 전류원(개방)으로 취급되고 RC 위쪽 끝부분은 실효적으로 교류접지 된다. 그림 17-11(c)와 같이 캐패시턴스의 위치를 바꾸고 캐패시터 왼쪽 회로를 테브난 등가회로로 바꾸면 그림 17-11(d)와 같은 등가회로를 얻는다. 등가 출력 RC 회로는 와 의 병렬인 등가정항과 밀러공식으로서 구한 캐패시턴스에 직렬로 구성된다.
--------------------------------------------(17.11)
그림 17-11(d)에서 임계주파수 는 다음과 같이 결정되며 이다.
--------(17.12)
그림 17-11 고주파 출력 RC 회로의 전개
④ 증폭기의 전체 고주파 응답
지금까지 결정된 2개의 RC 회로에 대한 Bode 선도들은 그림 17-12에서와 같이 각 임계주파수에서 중첩되어 복합적으로 나타나게 된다.
그림 17-12 고주파 Bode 선도
(3) 증폭기의 주파수 응답
지금까지 기술된 저주파 Bode 선도 및 고주파 Bode 선도를 한꺼번에 도시하면 그림 17-13과 같다. 5개의 임계주파수중에서 우세 임계주파수는 각각 와이며, 이 주파수를 각각 하한 임계주파수()와 상한 임계주파수()라 부른다.
그림 17-13 증폭기의 이상적인 Bode 선도
그림 17-8
①밀러 정리에 의한 고주파 해석
그림 17-8(b)에서 는 입력단돠 출력단에 연결되어 있으므로 피드백 캐패시터이다. 이를 밀러 정리를 이용하여 입력부분과 출력부분으로 각각 분리하면 다음과 같다.
-----------------------------------------------(17.8)
----------------------------------------------(17.9)
밀러정리를 적용한 후의 고주파 등가회로를 그림 17-9에 도시하였으며, 이러한 두 개의 밀러 캐패시턴스는 고주파 입력 RC 회로와 고주파 출력 RC를 생성한다.
그림 17-9 밀러 정리 적용후의 고주파 등가회로
② 입력 RC 회로 (베이스 바이패스 회로)
고주파에서 입력회로는 그림 17-10(a)와 같이 되는데 여기서 바이패스 커패시터가 이미터와 접지 사이에 실효적으로 단락되므로 는 베이스에서의 입력임피던스이다. 와 는 병렬 결합시켜 자리를 바꾸면 그림 17-10(b)와 같이 단순화된 회로를 얻을 수 있다. 다음으로 캐패시터의 왼쪽 회로를 테브난 등가회로로 바꾸면 입력 RC 회로가 그림 17-10(c)와 같은 등가회로가 된다.
그림 17-10(c)에서 임계주파수 는 다음과 같이 결정된다.
---(17.10)
여기서 이다.
<--------------그림 17-10 고주파
입력 RC 회로의 전개
③ 출력 RC 회로 (컬렉터 바이패스 회로)
고주파 출력 RC 회로는 그림 17-11(a)와 같이 밀러 출력캐패시턴스와 컬렉터에서 바라본 저항으로 구성되었다. 그림 17-11(b)에 나타낸 것처럼 출력저항을 구하는 데 있어서 트랜지스터는 전류원(개방)으로 취급되고 RC 위쪽 끝부분은 실효적으로 교류접지 된다. 그림 17-11(c)와 같이 캐패시턴스의 위치를 바꾸고 캐패시터 왼쪽 회로를 테브난 등가회로로 바꾸면 그림 17-11(d)와 같은 등가회로를 얻는다. 등가 출력 RC 회로는 와 의 병렬인 등가정항과 밀러공식으로서 구한 캐패시턴스에 직렬로 구성된다.
--------------------------------------------(17.11)
그림 17-11(d)에서 임계주파수 는 다음과 같이 결정되며 이다.
--------(17.12)
그림 17-11 고주파 출력 RC 회로의 전개
④ 증폭기의 전체 고주파 응답
지금까지 결정된 2개의 RC 회로에 대한 Bode 선도들은 그림 17-12에서와 같이 각 임계주파수에서 중첩되어 복합적으로 나타나게 된다.
그림 17-12 고주파 Bode 선도
(3) 증폭기의 주파수 응답
지금까지 기술된 저주파 Bode 선도 및 고주파 Bode 선도를 한꺼번에 도시하면 그림 17-13과 같다. 5개의 임계주파수중에서 우세 임계주파수는 각각 와이며, 이 주파수를 각각 하한 임계주파수()와 상한 임계주파수()라 부른다.
그림 17-13 증폭기의 이상적인 Bode 선도
추천자료
전자회로 실험 보고서
capacitor-coupled BJT 증폭기 실험 보고서
BJT특성 실험
[A+ 결과] 논리회로 실험 트랜지스터 증폭기의 기본 구조와 특성 [사진 및 파형 모두첨부]
한양대학교 일반물리실험 예비레포트 및 시험문제
[일반물리실험] 트랜지스터의 특성
트랜지스터 스위치
전자회로실험 - 차동 증폭기
전자 회로실험 - 트랜지스터 특성 실험
트랜지스터 접지회로 발표자료입니다.pptx
[전자회로실험] JEFT 바이어스 회로 : 고정, 자기 전압분배기 바이어스 JEFT 회로를 해석한다.
[전자회로실험] 푸쉬풀 증폭기 : B급 동작을 정의하고, 푸쉬풀 전력증폭기의 원리를 이해하며...
[전기전자 실험] 공통 소스 트랜지스터 증폭기
광도파로 구조와 광신호 입력 실험
소개글