본문내용
bit Adder & Subtractor
실험목표
①Half adder 와 Full-adder를 구성한다.
②Half adder 와 Full-adder를 이용하여 4bit Adder & Subtractor를 코딩한다.
실험결과
4bit adder 코딩과 시뮬레이션
0100+1000=1100 0011+1000=1011
4bit Subtractor 코딩과 시뮬레이션
1000-0101=0011
4bit adder+Subtractor 의 코딩, 시뮬레이션
0010-0010=0 0001+0010=0011
토의
실험 자체의 코딩은 어렵지 않았으나 아직 쿼터스에 대한 이해가 부족하여 여러 가지 설정들을 정확히 하지 못해 실험시간이 길어졌다. 앞으로 좀더 신중하게 설정한다면 실험을 효율적으로 할 수 있을 것 같다.
실험목표
①Half adder 와 Full-adder를 구성한다.
②Half adder 와 Full-adder를 이용하여 4bit Adder & Subtractor를 코딩한다.
실험결과
4bit adder 코딩과 시뮬레이션
0100+1000=1100 0011+1000=1011
4bit Subtractor 코딩과 시뮬레이션
1000-0101=0011
4bit adder+Subtractor 의 코딩, 시뮬레이션
0010-0010=0 0001+0010=0011
토의
실험 자체의 코딩은 어렵지 않았으나 아직 쿼터스에 대한 이해가 부족하여 여러 가지 설정들을 정확히 하지 못해 실험시간이 길어졌다. 앞으로 좀더 신중하게 설정한다면 실험을 효율적으로 할 수 있을 것 같다.
추천자료
- 4BIT RIPPLE CARRY ADDER VHDL 설계
- 4Bit Carry Look-Ahead Adder VHDL 설계
- 2개의 4-bit 2의 보수를 입력으로 받는 4bit adder를 설계
- [논리회로] 반가산기(half adder)와 전가산기(full adder) 회로 설계 및 2 Digit Adder-Subtr...
- RCA, CLA, Subtractor(Compararot이용), 베릴로그, 소스파일있음.
- Digital 회로 Simulation Tool Tutorial - multisim 이용한 4Bit Adder-Subtractor 설계
- 4bit 가산기를 이용한 BCD adder
- 실험 3. 가산기와 감산기(Adder & Subtractor)
- 결과보고서 실험 3. 가산기와 감산기 (Adder & Subtractor)