• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 96건

①4bit Adder & Subtractor 실험목표 ①Half adder 와 Full-adder를 구성한다. ②Half adder 와 Full-adder를 이용하여 4bit Adder & Subtractor를 코딩한다. 실험결과 4bit adder 코딩과 시뮬레이션 0100+1000=1100 0011+1000=1011 4bit Subtractor 코딩과 시뮬레이션 1000-0101=0011 4bit adde
  • 페이지 3페이지
  • 가격 1,300원
  • 등록일 2013.08.07
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
저장할 위치 프로젝트 이름 최상위 모듈 이름 (프로젝트 이름과 같게 만든다.)  1. 실험 제목 : Verilog HDL을 이용한 가산기 설계 2. 실험 목적 3. 실험 내용 및 시뮬레이션 결과
  • 페이지 12페이지
  • 가격 6,300원
  • 등록일 2015.08.25
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
one=0;     end adder.v.txt control.v.txt counter.v.txt mul.v.txt regi.v.txt tb.v.txt Multiplier.pptx……………………………7p 4비트 멀티플라이어의 대략적 설명 부분별로 설명및 시뮬레이션 결과 -accumulator -control -adder -counter 최종결과
  • 페이지 13페이지
  • 가격 2,000원
  • 등록일 2015.07.25
  • 파일종류 압축파일
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
Simulation 결과는 생략하고, compile 과정만 진행하였습니다. Appendix 3. C coding using Micro Visual C++ +View List Microsoft Visual Studio 6.0 의 Micro Visual C++을 사용하여 C로 Carry Select Adder를 구현해내는 모습입니다. main 문은 생락하였으며, 나머지 전체코드는 문
  • 페이지 21페이지
  • 가격 3,000원
  • 등록일 2011.05.17
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
벌써 한 학기도 지나갔다. 여지 껏 매 수업마다 수고 해주신 김성호 교수님, 이현기 조교님 정말 감사 했습니다 ^^ 목차 1. 설계 문제 2. 세부 설계 내용 3. 사용하는 기자재 4. 시뮬레이션 5. 회로 구현 결과 6. 결과 및 고찰
  • 페이지 14페이지
  • 가격 2,000원
  • 등록일 2011.07.14
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음

논문 1건

시뮬레이션 결과 가) Hamming encoder <그림4-10. Hamming encoder 타이밍도> 해밍 코드의 알고리듬에 따라 00101100의 입력이 001011100011의 encoding 된다. 나)Hamming decoder <그림4-11. Hamming decoder 타이밍도> 해밍 코드의 알고리듬에 따라 오류가 없을 것
  • 페이지 24페이지
  • 가격 30,000원
  • 발행일 2009.12.08
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자

취업자료 1건

시뮬레이션을 돌려보는 등의 세션을 추진해 진행하여 타과 친구들에게 가르쳐주었습니다. 보험회사 인턴을 할 때에는, 업무 대부분에 엑셀을 사용하는 것을 보고 VBA를 스스로 익혀 반복적인 업무를 자동화시켜 업무 시간을 단축하는 성과를
  • 가격 2,500원
  • 등록일 2025.04.09
  • 파일종류 한글(hwp)
  • 직종구분 전문직
top