|
one=0;
end adder.v.txt
control.v.txt
counter.v.txt
mul.v.txt
regi.v.txt
tb.v.txt
Multiplier.pptx……………………………7p
4비트 멀티플라이어의 대략적 설명
부분별로 설명및 시뮬레이션 결과
-accumulator
-control
-adder
-counter
최종결과
|
|
|
디지털 디자인 - 4비트 parity generator, 5비트 parity checker
1.even parity 4bit generator
입력 4비트 뒤에 parity bit를 붙여 1의 개수를 even으로 만든다.
(1) 진리표
(2)Boolean funtion
P=wxyz
(3)karno map
(4)schematic diagram
(5)verilog HDL code
(6)compile log analysis
(7)simulate and anal
|
|
메뉴펼치기
