|
Carry Look Ahead Adder) 4
2.3 CSA (Carry Select Adder) 5
3. An Outline of CSA 6
4. A Specific Logic Design 7
4.1 Full Adder of 1 bit 7
4.2 Ripple Carry Adder of 4-bits 7
4.3 Multiplexer 8
4.4 Put Together and Merge 8
5. A Design
|
|
|
논리회로 이다. 이것은 로터리스위치와 비슷한 역할을 전자적으로 하는 것이다
입, 출력 단자 이외에 출력에 연결해 줄 입력을 선택하는 SELECT 단자가 있다.
SELECT가 n비트이면 2n개의 입력 중 하나를 선택할 수 있고, 이것을 간단히
라고 한다.
|
|
|
carry
0 0 1 0 0 F = A + B Subtraction with borrow
0 0 1 0 1 F = A + B + 1 Subtraction
0 0 1 1 0 F = A - 1 Decrement A
0 0 1 1 1 F = A Tranasfer A
0 1 0 0 x F = A B AND
0 1 0 1 x F = A B OR
0 1 1 0 x F = A B XOR
0 1 1 1 x F = A Complement A
1 0 x x x F = shr A Shift right A into F
6. 기본 컴퓨터 조
|
|
|
제목 : 고속 동작 덧셈기 설계
2. 설계 목적
3. 설계 내용
4. 분석
1) CLA (Carry Look Ahead Adder)
3) CSA (Carry Select Adder)
2) 4bit CLA Block 4개를 연결하여 16bit CLA 구현을 해준다.
5. 시험 및 평가
* 16 bit CLA
6. 논의사항
참고서적
|
|
|
표시방법과 동일하다.
-음수: (1의 보수) +1로 표현한다.
<부호화된 2진 숫자>
5.Simulation
<실험 1>
<실험 2>
<실험 3>
<실험 4>
AND Gate : 7408, OR Gate : 7432, XOR Gate : 7486 1. Title
2. Name
3. Abstract
4. Background
5. Simulation
|
|
 |
회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<8> 류 영 수, 락킹 상태 표시기를 이용한 지연 고정 루프 기반의 클록 합성기 설계, 부경대 대학원 2006 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<9> 백 동
|
|
|
Design features - techniques yield tiny hairpin-line resonator filter", MW&RF November 1999
[5] 곽우영,박진우, “ Hairpin Line 여파기의 간단화된 등가회로”, 한국통신학회논문지 99-9 Vol.24 N0.9A Ⅰ. 서 론
Ⅱ. 설계 이론
Ⅲ. 설계 및 시뮬레이션
Ⅳ. 제작 및
|
|
메뉴펼치기
